# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-191294

(43) Date of publication of application: 23.07.1996

(51)Int.CI.

H04L 7/033

H03L 7/089

(21)Application number: 07-

(71)Applicant : FUJITSU LTD

002232


(22) Date of filing:

10.01.1995 (72)Inventor: MIYASHITA TAKUMI

# (54) CLOCK REGENERATION CIRCUIT, FREQUENCY ERROR ESTIMATION CIRCUIT, PHASE DETECTOR AND CHARGE PUMP

(57)Abstract:

PURPOSE: To make the clock frequency and the bit transfer frequency coincide with each other to increase the clock regeneration speed by estimating the error between the clock frequency and the bit transfer frequency of data to control a phase locked loop without waiting for a cycle slip in a clock regeneration circuit. CONSTITUTION: All input data signal DATA is synchronized with the phase of an output clock signal CLK from a voltage controlled oscillator VCO 57 by a phase locked loop PLL 56. A frequency error estimation circuit decodes outputs of



latch circuits 120 and 121 and estimates the error between the CLK frequency and the bit transfer frequency based on quantized phases of CLK and DATA for preceding transition and current transition by a frequency overs/ shorts signal output circuit 122 and controls a multiplying charge pump 228 of the PLL 56 by a phase synchronization control circuit so that they coincide with each other. Thus, the frequency pull-in speed is increased to increase the clock regeneration speed.

# **LEGAL STATUS**

[Date of request for examination]

22.12.2000

[Date of sending the examiner's

04.06.2002

decision of rejection]

[Kind of final disposal of application

other than the examiner's decision

of rejection or application converted registration]

[Date of final disposal for

application]

[Patent number]

[Date of registration]

[Number of appeal against 2002-12277

examiner's decision of rejection]

[Date of requesting appeal against 04.07.2002

examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-191294


(43)公開日 平成8年(1996)7月23日

	7/033 7/089	識別記号	庁内整理番号	FΙ		·	i	技術表示箇所
	., 555			H04L	7/ 02		В	
				H 0 3 L	7/ 08		D	
				審査請求	未請求	請求項の数 9	OL	(全 30 頁)
(21)出顧番号		特顯平7-2232		(71)出顧人	0000052	23		
					富士通校	<b>村式会社</b>		
(22)出願日		平成7年(1995)1	月10日		神奈川県	以川崎市中原区。	上小田中	中4丁目1番
					1号	•		
				(72)発明者	宮下 ユ	<u> </u>		
					神奈川県	川崎市中原区。	上小田中	中1015番地
					富士通棋	k式会社内		
				(74)代理人	弁理士	平戸 哲夫		
			•					

## (54) 【発明の名称】 クロック再生回路、周波数誤差推定回路、位相検出器及びチャージポンプ

#### (57)【要約】

【目的】受信したデータ信号を再生する場合等に必要とされるクロック信号(送信クロック信号)を受信したデータ信号自身から再生するためのクロック再生回路に関し、タイミング・ジッタを増加させることなく、周波数の引き込みを高速化し、クロック再生の高速化を図る。【構成】位相同期ループ制御回路63を設け、データ信号DATAの前回の遷移時におけるクロック信号CLKとデータ信号DATAの一回の遷移時におけるクロック信号CLKとデータ信号DATAとの量子化された位相誤差△β。との関係から、クロック信号CLKの周波数とデータ信号DATAのピット転送周波数との誤差を推定し、クロック信号CLKの周波数がデータ信号DATAのピット転送周波数に一致させるように位相同期ループ56を制御する。



#### 【特許請求の範囲】

【請求項1】データ信号を入力信号とし、電圧制御発振器から出力されるクロック信号の位相を前記データ信号に同期させる位相同期ループと、前記データ信号の前回の遷移時における前記クロック信号と前記データ信号との量子化された位相誤差と、前記データ信号の今回の遷移時における前記クロック信号と前記データ信号との量子化された位相誤差との関係から、前記クロック信号の周波数と前記データ信号のビット転送周波数との誤差を推定し、前記クロック信号の周波数が前記データ信号の10ビット転送周波数に一致するように前記位相同期ループを制御する位相同期ループ制御回路とを有し、前記クロック信号を前記データ信号から再生したクロック信号として出力するように構成されていることを特徴とするクロック再生回路。

【請求項2】前記位相同期ループは、前記クロック信号 と前記データ信号との位相誤差を検出する前記位相同期 ループ内の位相検出器及び前記位相同期ループ制御回路 により出力電圧が制御されるチャージボンプを有してい ることを特徴とする請求項1記載のクロック再生回路。 【請求項3】前記位相同期ループ制御回路は、前記クロ ック信号をm相クロック信号(但し、m=4以上の整 数)に多相化する多相化回路と、前記m相クロック信号 を前記データ信号の第1のレベルから第2のレベルへの 遷移時にラッチする第1のラッチ回路と、前記m相クロ ック信号を前記データ信号の第2のレベルから第1のレ ベルへの遷移時にラッチする第2のラッチ回路と、これ ら第1、第2のラッチ回路の出力信号をデコードして、 前記クロック信号の周波数と前記データ信号のビット転 送周波数との誤差を推定する周波数誤差推定信号を出力 する周波数誤差推定信号出力回路とを有していることを 特徴とする請求項1又は2記載のクロック再生回路。

【請求項4】前記電圧制御発振器は、前記クロック信号と同相の信号を含む、m相クロック信号(但し、m=4以上の整数)を出力するリングオシレータを設けて構成され、前記位相同期ループ制御回路は、前記m相クロック信号を前記データ信号の第1のレベルから第2のレベルへの遷移時にラッチする第1のラッチ回路と、前記m相クロック信号を前記データ信号の第2のレベルから第1のレベルへの遷移時にラッチする第2のラッチ回路と、これら第1、第2のラッチ回路の出力信号をデコートして、前記クロック信号の周波数と前記データ信号のビット転送周波数との誤差を推定する周波数誤差推定信号出力回路とを有していることを特徴とする請求項1又は2記載のクロック再生回路。

【請求項5】前記位相同期ループ制御回路は、前記クロック信号の周波数が前記データ信号のピット転送周波数に一致ないし近い周波数となったか否かを判断する手段を設け、前記クロック信号の周波数が前記データ信号の

ビット転送周波数に一致ないし近い周波数となった場合には、前記位相同期ループのチャージポンプの出力電圧を制御しないように構成されていることを特徴とする請求項2、3又は4記載のクロック再生回路。

【請求項6】クロック信号をm相クロック信号(但し、m=4以上の整数)に多相化する多相化回路と、前記m相クロック信号をデータ信号の第1のレベルから第2のレベルへの遷移時にラッチする第1のラッチ回路と、前記m相クロック信号を前記データ信号の第2のレベルから第1のレベルへの遷移時にラッチする第2のラッチ回路と、これら第1、第2のラッチ回路の出力信号をデコードして、前記クロック信号の周波数と前記データ信号のビット転送周波数との誤差を推定する周波数誤差推定信号を出力する周波数誤差推定信号出力回路とを有していることを特徴とする周波数誤差推定回路。

【請求項7】電圧制御発振器の出力信号を入力信号でラッチし、正相出力信号と逆相出力信号とを出力するラッチ回路と、前記正相出力信号と前記入力信号とを論理積処理する第1の論理積回路と、前記逆相出力信号と前記20入力信号とを論理積処理する第2の論理積回路とを有し、これら第1、第2の論理積回路の出力信号をチャージボンブ駆動信号として出力することを特徴とする位相検出器。

【請求項8】駆動電圧発生回路と、第1の端部から第2 の端部への方向を順方向とし、第1の端部を前記駆動電 圧発生回路に接続された第1の一方向性素子と、第1の 端部から第2の端部への方向を順方向とし、第1の端部 を前記第1の一方向性素子の第2の端部に接続された第 2の一方向性素子と、第1の端部から第2の端部への方 向を順方向とし、第1の端部を前記第2の一方向性素子 の第2の端部に接続され、第2の端部を出力端に接続さ れた第3の一方向性素子と、第1の端部から第2の端部。 への方向を順方向とし、第1の端部を前記出力端に接続 された第4の一方向性素子と、第1の端部から第2の端 部への方向を順方向とし、第1の端部を前記第4の一方 向性素子の第2の端部に接続された第5の一方向性素子 と、第1の端部から第2の端部への方向を順方向とし、 第1の端部を前記第5の一方向性素子の第2の端部に接 続され、第2の端部を前記駆動電圧発生回路に接続され 40 た第6の一方向性素子と、第1の端部を前記第2の一方 向性素子の第1の端部に接続され、第2の端部に第1の チャージボンプ駆動信号が供給される第1のキャパシタ と、第1の端部を前記第3の一方向性素子の第1の端部 に接続され、第2の端部に前記第1のチャージボンプ駆 動信号と反転関係にある第2のチャージボンブ駆動信号 が供給される第2のキャパシタと、第1の端部を前記第 5の一方向性素子の第1の端部に接続され、第2の端部 に第3のチャージボンブ駆動信号が供給される第3のキ ャパシタと、第1の端部を前記第6の一方向性素子の第 1の端部に接続され、第2の端部に前記第3のチャージ

ボンブ駆動信号と反転関係にある第4のチャージボンブ 駆動信号が供給される第4のキャパシタとを有している ことを特徴とするチャージボンブ。

【請求項9】前記駆動電圧発生回路は、前記出力端の電圧を制御電圧として帰還され、前記第1の一方向性素子の第1の端部の電圧及び前記第6の一方向性素子の第2の端部の電圧が前記出力端の電圧と同一ないし路同一の電圧となるように制御する構成とされていることを特徴とする請求項8記載のチャージポンプ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、受信したデータ信号を再生する場合等に必要とされるクロック信号(送信クロック信号)を、受信したデータ信号自身から再生(抽出)するためのクロック再生回路、および、このようなクロック再生回路等に使用される周波教誤差推定回路、位相検出器、チャージポンプに関する。

[0002]

【従来の技術】

従来のクロック再生回路の一例・・図34

従来、受信したデータ信号を再生する場合等に必要とされるクロック信号を、受信したデータ信号自身から再生するためのクロック再生回路として、図34に、その回路図を示すようなものが提案されている。

【0003】このクロック再生回路は、位相周波数同期ループ(PFLL)からなるものであり、図34中、1はデータ信号としてNRZ(No-Return to Zero)信号が入力されるデータ入力端子である。

【0004】また、2は電圧制御発振器(VCO)、3は電圧制御発振器 2から出力される信号  $S_{vco}$ の位相を  $90^{\circ}$  遅延させてなる遅延信号  $S_{vco}$  を得るための遅延線である。

【0005】また、4はワンチップ化されてなる位相周波数検出器(PFD)であり、5はNRZ信号と電圧制御発振器2の出力信号Svcoとの位相誤差を検出する位相検出器(PD)、6はNRZ信号と遅延線3により得られる遅延信号Svcooとの位相誤差を検出する位相検出器(QPD)である。

【0006】また、7は位相検出器5から出力される位相誤差検出信号Q1と位相検出器6から出力される位相 40 誤差検出信号Q2に基づいて、NRZ信号と電圧制御発振器2の出力信号Svcoとの周波数誤差を検出する周波数検出器(FD)である。

【0007】また、8は位相検出器5から出力される位相誤差検出信号Q1と周波数検出器7から出力される周波数誤差検出信号Q3との合成信号Q1+Q3に対してローパスフィルタとして機能するループフィルタ(LF)であり、9はNPNトランジスタ、10、11は抵抗、12はコンデンサである。

【0008】 このループフィルタ8から出力される電圧 50 WN=Hレベルとなる。

Vcは、制御電圧として電圧制御発振器2に供給され、電圧制御発振器2は、この制御電圧Vcに応じた周波数の信号Svcoを出力することになる。

【0009】 このクロック再生回路は、電圧制御発振器2の出力信号SvcoをNRZ信号自身から再生したクロック信号CLKとして出力するというものであり、サイクルスリップごとに、即ち、NRZ信号と電圧制御発振器2の出力信号Svcoの位相誤差が360°に広がるごとに、NRZ信号のビット転送周波数と電圧制御発振器2の出力信号Svcoの周波数との誤差を検出し、NRZ信号のビット転送周波数と電圧制御発振器2の出力信号Svcoの周波数との一致を図るとしている。

【0010】従来の位相検出器及びチャージポンプの一例・・図35

従来、位相同期ループに使用される位相検出器及びチャージポンプとして、図35に、その回路図を示すようなものが提案されている。

・【0011】図35中、14は位相検出器であり、15 はデータ入力端子Dに電圧制御発振器の出力信号Svc。 20 が入力され、同期信号入力端子Cに入力信号1Nが入力

されるラッチ回路(Dフリップフロップ回路)である。 【0012】また、16は入力信号INを入力し、ワンショットパルスOSを発生するワンショットパルス発生 回路である。

【0013】また、17はラッチ回路 15の逆相出力/Qとワンショットバルス発生回路 16から出力されるワンショットバルスOSとをNAND処理し、電圧制御発振器の出力信号  $S_{vco}$ の周波数を上げるためのアップ信号 UPを出力するNAND回路である。

30 【0014】また、18はラッチ回路15の正相出力Q とワンショットパルス発生回路16から出力されるワン ショットパルスOSとをAND処理し、電圧制御発振器 の出力信号Svcoの周波数を下げるためのダウン信号D WNを出力するAND回路である。

【0015】また、19はチャージボンブであり、VC Cは電源電圧、20はNAND回路17から出力される アップ信号UPによりON、OFFが制御されるPNP トランジスタ、21はAND回路18から出力されるダ ウン信号DWNによりON、OFFが制御されるNPN トランジスタである。

【0016】ここに、位相検出器14においては、電圧制御発振器の出力信号Svcoの位相が入力信号INの位相よりも進んでいる場合には、ラッチ回路15の正相出力Q=高レベル(以下、Hレベルという)、ラッチ回路15の逆相出力/Q=低レベル(以下、Lレベルという)となる。

【0017】この結果、この場合には、ワンショットパルス発生回路16からワンショットパルスOSが発生されている間、アップ信号UP=Hレベル、ダウン信号DWN=Hレベルトなる

【0018】したがって、との場合には、チャージポン プ19においては、PNPトランジスタ20=OFF、 NPNトランジスタ21=ONとなり、ループフィルタ 側からチャージポンプ19に電流が流れ込むことにな る。

【0019】とれに対して、電圧制御発振器の出力信号 Svcoの位相が入力信号INの位相よりも遅れている場 合には、ラッチ回路 1 5 の正相出力Q=Lレベル、ラッ チ回路15の逆相出力/Q=Hレベルとなる。

【0020】との結果、との場合には、ワンショットパ 10 ルス発生回路16からワンショットパルス〇Sが発生さ れている間、アップ信号UP=Lレベル、ダウン信号D WN=Lレベルとなる。

【0021】したがって、この場合には、チャージポン プ19においては、PNPトランジスタ20=0N、N PNトランジスタ21=OFFとなり、チャージポンプ 19からループフィルタ側に電流が流れ出すことにな る。

[0022]

【発明が解決しようとする課題】

図34に示すクロック再生回路が有する問題点 図3.4に示すクロック再生回路においては、サイクルス リップごとに、NRZ信号のビット転送周波数と電圧制 御発振器2の出力信号Svcoの周波数との誤差を検出す るとしているので、NRZ信号のビット転送周波数と電 圧制御発振器2の出力信号Svcoの周波数との誤差が小 さくなってくると、ループフィルタ8から出力される電 圧Vcが余りに低くなってしまい、このため、周波数引 き込みに時間がかかりすぎ、クロック再生の高速化を図 ることができないという問題点があった。

【0023】ととに、位相検出器5及び周波数検出器7 のゲインを上げるようにする場合には、NRZ信号のビ ット転送周波数と電圧制御発振器2の出力信号Svcoの 周波数との誤差が小さくなってきた場合においても、ル ープフィルタ8から出力される電圧Vcを高めることが できるが、このようにすると、データ通信中のタイミン グ・ジッタが増加してしまうという問題点があった。

【0024】図34に示す周波数検出器7が有する問題

図34に示す周波数検出器7においては、サイクルスリ ップごとに、NRZ信号のビット転送周波数と電圧制御 発振器2の出力信号 Svcoの周波数との誤差を検出して いるので、周波数誤差検出の高速化を図ることができ ず、これを、例えば、クロック再生回路に使用する場合 には、周波数の引き込みを高速化して、クロック再生の 高速化を図ることができないという問題点があった。

【0025】図35に示す位相検出器14が有する問題

図35に示す位相検出器14においては、ワンショット パルス発生回路16からワンショットパルスOSを発生 50 クロック信号CLKの周波数がデータ信号DATAのビ

させ、チャージポンプ駆動信号(アップ信号UP、ダウ ン信号DWN)のパルス幅を決定するようにしている が、入力信号INが高速になると、ワンショットパルス OSの発生が困難になり、入力信号INの高速化に対応 することができないという問題点があった。

【0026】図35に示すチャージポンプ19が有する 問題占

図35に示すチャージボンプ19においては、入力信号 INが高速化し、ワンショットパルスOSのパルス幅が 短くなり、チャージポンプ駆動信号のパルス幅が短くな ると、これに応答した動作が困難になり、入力信号IN の高速化に対応することができないという問題点があっ

【0027】本発明は、かかる点に鑑み、タイミング・ ジッタを増加させるととなく、周波数の引き込みを高速 化し、クロック再生の高速化を図ることができるように したクロック再生回路を提供することを第1の目的とす

【0028】また、本発明は、周波数誤差検出の高速化 20 を図り、これを、例えば、クロック再生回路に使用する 場合には、周波数の引き込みを高速化し、クロック再生 の高速化を図ることができるようにした周波数誤差推定 回路を提供することを第2の目的とする。

【0029】また、本発明は、入力信号の高速化に対応 することができるようにした位相検出器を提供すること を第3の目的とする。

【0030】また、本発明は、チャージポンプ駆動信号 のパルス幅を入力信号から生成したワンショットパルス により決定することを不要とし、入力信号の高速化に対 30 応することができるようにしたチャージボンプを提供す ることを第4の目的とする。

[0 0.3 1]

【課題を解決するための手段】

本発明のクロック再生回路・・図1

図1は本発明のクロック再生回路の原理説明図であり、 本発明のクロック再生回路は、位相同期ループ26と、 位相同期ループ制御回路27とを有している。

【0032】とこに、位相同期ループ26は、データ信 号DATAを入力信号とし、位相同期ループ26内の電 圧制御発振器(VCO)28から出力されるクロック信 号CLKの位相をデータ信号DATAに同期させるもの

【0033】また、位相同期ループ制御回路27は、デ ータ信号DATAの前回の遷移時におけるクロック信号 CLKとデータ信号DATAとの量子化された位相差 と、データ信号DATAの今回の遷移時におけるクロッ ク信号CLKとデータ信号DATAとの量子化された位 相差との関係から、クロック信号CLKの周波数とデー タ信号DATAのピット転送周波数との誤差を推定し、

ット転送周波数に一致するように位相同期ループ26を 制御するものである。

【0034】本発明の周波数誤差推定回路・・図2 図2は本発明の周波数誤差推定回路の原理説明図であ り, 本発明の周波数誤差推定回路は、多相化回路30 と、ラッチ回路31、32と、周波数誤差推定信号出力 回路33とを有している。

【0035】ととに、多相化回路30は、クロック信号 CLKをm相クロック信号φ1~φm(但し、m=4以 上の整数)に多相化するものである。

【0036】また、ラッチ回路31は、m相クロック信 号φ1~φmをデータ信号DATAの第1のレベルから 第2のレベルへの遷移時 (例えば、HレベルからLレベ ・ルへの遷移時)にラッチするものである。

【0037】また、ラッチ回路32は、m相クロック信 号φ1~φmをデータ信号DATAの第2のレベルから 第1のレベルへの遷移時 (例えば、LレベルからHレベ ルへの遷移時)にラッチするものである。

【0038】また、周波数誤差推定信号出力回路33 は、ラッチ回路31、32の出力信号をデコードして クロック信号CLKの周波数とデータ信号DATAのビ ット転送周波数との誤差を推定する周波数誤差推定信号 を出力するものである。

【0039】本発明の位相検出器・・図3

図3は本発明の位相検出器の原理説明図であり、本発明 の位相検出器は、ラッチ回路35と、論理積回路36、 37とを有し、これら論理積回路36、37の出力信号 をチャージポンプ駆動信号として出力するというもので

【0040】とこに、ラッチ回路35は、電圧制御発振 30 ウン信号である。 器の出力信号Svcoを入力信号INでラッチし、正相出 力信号と逆相出力信号とを出力するものである。

【0041】また、論理積回路36は、ラッチ回路35 の正相出力信号と入力信号INとを論理積処理し、チャ ージポンプ駆動信号として、例えば、ダウン信号DWN 及び反転ダウン信号/DWNを出力するものである。

【0042】また、論理積回路37は、ラッチ回路35 の逆相出力信号と入力信号「Nとを論理積処理し、チャ ージポンプ駆動信号として、例えば、アップ信号UP及 び反転アップ信号/UPを出力するものである。

【0043】本発明のチャージポンプ・・図4 図4は本発明のチャージボンブの原理説明図であり、本 発明のチャージボンプは、電流の流し出し又は流し込み を行うポンプ部40と、このポンプ部40に駆動電圧を 供給する駆動電圧発生回路41とを有している。なお、 42は出力端である。

【0044】また、ポンプ部40において、43は端部 43Aから端部43Bへの方向を順方向(電流が流れや すい方向)とする一方向性素子、44は端部44Aから 端部44Bへの方向を順方向とする一方向性素子、45 50 本発明のクロック再生回路においては、位相同期ループ

は端部45Aから端部45Bへの方向を順方向とする一 方向性素子である。

【0045】また、46は端部46Aから端部46Bへ の方向を順方向とする一方向性素子、47は端部47A から端部47Bへの方向を順方向とする一方向性素子、 48は端部48Aから端部48Bへの方向を順方向とす る一方向性素子である。

【0046】 これら一方向性素子43~48には、ダイ オード又はダイオード接続した電界効果トランジスタを 10 使用することができる。

【0047】 ことに、一方向性素子43は、端部43A を駆動電圧発生回路41に接続され、一方向性素子44 は、端部44Aを一方向性素子43の端部43Bに接続 され、一方向性素子45は、端部45.Aを一方向性素子 44の端部44Bに接続され、端部45Bを出力端42 に接続されている。

【0048】また、一方向性素子46は、端部46Aを 出力端42に接続され、一方向性素子47は、端部47 Aを一方向性素子46の端部46Bに接続され、一方向 20 性素子48は、端部48Aを一方向性素子47の端部4 7 Bに接続され、端部48 Bを駆動電圧発生回路41 に 接続されている。

【0049】また、49~52はキャパシタ、UPは電 圧制御発振器の出力信号の周波数を上げるために位相検 出器から供給されるアップ信号、/UPはアップ信号と 反転関係にある反転アップ信号である。

【0050】また、DWNは電圧制御発振器の出力信号 の周波数を下げるために位相検出器から供給されるダウ ン信号、/DWNはダウン信号と反転関係にある反転ダ

【0051】 ことに、キャパシタ49は、端部49Aを 一方向性素子44の端部44Aに接続され、端部49B に、例えば、反転アップ信号/U Pが供給されるように 構成されている。

【0052】また、キャパシタ50は、端部50Aを一 方向性素子45の端部45Aに接続され、端部50B に、例えば、アップ信号UPが供給されるように構成さ れている。

【0053】また、キャパシタ51は、端部51Aを一 40 方向性素子47の端部47Aに接続され、端部51B に、例えば、反転ダウン信号/DWNが供給されるよう に構成されている。

【0054】また、キャパシタ52は、端部52Aを一 方向性素子48の端部48Aに接続され、端部52B に、例えば、ダウン信号DWNが供給されるように構成 されている。

[0055]

【作用】

本発明のクロック再生回路・・図1

(6)

制御回路27を設け、データ信号DATAの前回の遷移時におけるクロック信号CLKとデータ信号DATAのの量子化された位相差と、データ信号DATAの今回の遷移時におけるクロック信号CLKとデータ信号DATAの世ック信号 CLKの周波数とデータ信号DATAのビット転送周波数との誤差を推定し、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数に一致するように位相同期ループ26を制御するとしている。

マク信号CLKの周波数とデータ信号DATAのビット転送周波数との誤差を推定し、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数に一致するように位相同期ループ26を制御するとしている。【0057】したがって、サイクルスリップごとに、クロック信号CLKの周波数とデータ信号DATAのビット転送周波数との誤差を検出するとしている従来例の場合と異なり、周波数の引き込みを高速化することができる

【0058】本発明の周波数誤差推定回路・・図2本発明の周波数誤差推定回路においては、多相化回路30により、クロック信号CLKをm相クロック信号ゆ1~ゆmに多相化し、ラッチ回路31において、m相クロック信号ゆ1~ゆmをデータ信号DATAの第1のレベルから第2のレベルへの遷移時にラッチし、ラッチ回路32において、m相クロック信号ゆ1~ゆmをデータ信号DATAの第2のレベルから第1のレベルへの遷移時にラッチするとしている。

【0059】これにより、データ信号DATAの前回の を高めることが 選移時におけるクロック信号CLKとデータ信号DATAの今 ことができる。 Aとの量子化された位相差と、データ信号DATAの今 「0068】 では、ダイオート ATAとの量子化された位相差とを記憶することができ た場合において ス

【0060】そして、周波数誤差推定信号出力回路33 において、ラッチ回路31、32の出力信号をデコードして、クロック信号CLKの周波数とデータ信号DAT Aのビット転送周波数との誤差を推定する周波数誤差推定信号を出力させるとしている。

【0061】したがって、サイクルスリップを待たずに、クロック信号CLKの周波数と、データ信号DATAのビット転送周波数との誤差を推定することができ、周波数誤差検出の高速化を図ることができ、これを、例えば、クロック再生回路に使用する場合には、周波数の引き込みを高速化することができる。

【0062】本発明の位相検出器・・図3本発明の位相検出器においては、ラッチ回路35の出力信号と入力信号INとを論理積処理することにより、チャージポンプ駆動信号を得るように構成されており、ワンショットバルス発生回路を必要としていないので、入

力信号 I Nの高速化に対応することができる。
【 0 0 6 3 】本発明のチャージポンプ・・図 4
本発明のチャージポンプにおいては、アップ信号 U Pを Hレベルとすることにより、あるいは、アップ信号 U P 及び反転アップ信号 / U Pを交互にHレベルとすること により、出力端42側に電流を流し出させることができ

ータ信号DATAのビット転送周波数に一致するように 【0064】また、ダウン信号DWNをHレベルとする 位相同期ループ26を制御するとしている。 ことにより、あるいは、ダウン信号DWN及び反転ダウ 【0056】即ち、サイクルスリップを待たずに、クロ 10 ン信号/DWNを交互にHレベルとすることにより、出 ック信号CLKの周波数とデータ信号DATAのビット 力端42側から電流を流し込むことができる。

【0065】ことに、アップ信号UP、反転アップ信号

/UP、ダウン信号DWN及び反転ダウン信号/DWNの一方向性素子45、44、48、47の端部45A、44A、48A、47Aに対する印加は、それぞれ、キャパシタ50、49、52、51を介して行われる。【0066】との結果、アップ信号UP、反転アップ信号/UP、ダウン信号/DWN、反転ダウン信号/DWNに必要なパルス幅は、これらキャパシタ50、49、52、51により決定されるので、これらチャージポンプ駆動信号のパルス幅を入力信号から生成したワンショットパルスにより決定することを不要とし、入力信号の高速化に対応することができる。

【0067】また、本発明のチャージボンブにおいては、駆動電圧発生回路41を、一方向性素子43の端部43Aの電圧及び一方向性素子48の端部48Bの電圧が出力端42の電圧と同一ないし略同一の電圧になるように制御する構成とする場合には、出力インピーダンスを高めることができ、電源ノイズの影響の低減化を図ることができる。

【0068】 ここに、一方向性素子43~45を、例えば、ダイオード接続した電界効果トランジスタで構成した場合において、これら電界効果トランジスタのスレッショルド電圧をV<sub>TH</sub>、一方向性素子43の端部43Aの電圧をV<sub>43A</sub>、出力端42の電圧をV<sub>42</sub>、アップ信号UP及び反転アップ信号/UPの振幅をMとすると、一方向性素子44の端部44Aの電圧V<sub>43A</sub>-V<sub>TH</sub>+M~V<sub>43A</sub>-V<sub>TH</sub>となり、一方向性素子45の端部45Aの電圧V<sub>43A</sub>は、V<sub>43A</sub>=V<sub>42</sub>+V<sub>TH</sub>~V<sub>42</sub>+V<sub>TH</sub>~40 Mとなる。

【0069】そこで、 $V_{43A} = V_{42}$ となるように制御する場合には、一方向性素子44を通る電荷 $Q_{00B0}$ は、 $C(V_{44A} - V_{45A} - V_{7H}) = C\{V_{43A} - V_{7H} + M - (V_{42} + V_{7H} - M) - V_{7H}\} = C(2M - 3V_{7H})$ となる。但し、Cは、キャパシタ49、50の容量である。【0070】したがって、出力端42に流れ出る電流  $I_{00B0}$ は、 $f_{00B0} \times Q_{00B0}$ となる。但し、 $f_{00B0}$ は  $f_{00B0}$   $\times Q_{00B0}$   $\times Q_{00$ 

ンショットパルス発生回路を必要としていないので、入 50 【0071】また、本発明のチャージポンプを2個使用

11

する場合には、相補的に駆動する回路構成が可能となり、電圧制御発振器の出力信号が電源ノイズの影響を受けないようにすることができる。

[0072]

【実施例】以下、図5〜図33を参照して、本発明のクロック再生回路の第1実施例〜第4実施例につき、本発明の周波数誤差推定回路、位相検出器及びチャーシボンプの各実施例を含めて説明する。

【0073】本発明のクロック再生回路の第1実施例・ ・図5~図22

図5は本発明のクロック再生回路の第1実施例の構成を示す回路図であり、図5中、55はクロック信号を再生すべきデータ信号DATAが入力されるデータ入力端子である。

【0074】また、56は位相同期ループ(PLL)であり、57はクロック信号CLKを出力する電圧制御発振器(VCO)、58はクロック信号CLKとデータ信号DATAとの位相誤差を検出する位相検出器(PD)である。

【0075】 この位相検出器58は、図6に示すように 20 構成されており、図6中、60はポジティブ・エッジ型のラッチ回路であり、データ入力端子Dにクロック信号 CLKが入力され、同期入力端子Cにデータ信号DAT Aが入力される。

【0076】また、61はラッチ回路60の正相出力Qとデータ信号DATAとからダウン信号DWN及び反転ダウン信号/DWNを生成する反転出力端子を有するAND回路である。

【0077】また、62はラッチ回路60の逆相出力/ Qとデータ信号DATAとからアップ信号UP及び反転 30 アップ信号/UPを生成する反転出力端子を有するAN D回路である。

【0078】 ことに、データ信号DATAがHレベルになった時点において、クロック信号CLKの位相がデータ信号DATAよりも進んでいる場合には、ラッチ回路60の正相出力Q=Hレベル、ラッチ回路60の逆相出力/Q=Lレベルとなる。

【0079】 この結果、データ信号DATA=Hレベル にある間は、ダウン信号DWN=Hレベル、反転ダウン 信号/DWN=Lレベル、アップ信号UP=Lレベル、 反転アップ信号/UP=Hレベルとなる。

【0080】そして、その後、データ信号DATA=L レベルに反転すると、ダウン信号DWN=Lレベル、反 転ダウン信号/DWN=Hレベルとなり、アップ信号U P=Lレベル、反転アップ信号/UP=Hレベルが維持 される。

【0081】 これに対して、データ信号DATAがHレベルになった時点において、クロック信号CLKの位相がデータ信号DATAよりも遅れている場合には、ラッチ回路60の正相出力Q=Lレベル、ラッチ回路60の 50

12

逆相出力/Q=Hレベルとなる。

【0082】この結果、データ信号DATA=Hレベル にある間は、ダウン信号DWN=Lレベル、反転ダウン 信号/DWN=Hレベル、アップ信号UP=Hレベル、 反転アップ信号/UP=Lレベルとなる。

【0083】そして、その後、データ信号DATA=L レベルに反転すると、ダウン信号DWN=Lレベル、反 転ダウン信号/DWN=Hレベルが維持され、アップ信 号UP=Lレベル、反転アップ信号/UP=Hレベルと なる。

【0084】このように、位相検出器58は、電圧制御発振器57から出力されるクロック信号CLKをデータ信号DATAでラッチしてなる信号とデータ信号DATAとを論理積処理することにより、チャージボンブ駆動信号であるアップ信号UP、反転アップ信号/UP、ダウン信号DWN、反転ダウン信号/DWNを得ることができるようにされており、ワンショットバルス発生回路を必要としていないので、データ信号DATAの高速化に対応することができる。

【0085】また、図5において、63はクロック信号 CLKの周波数とデータ信号DATAのビット転送周波 数との誤差を推定し、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数に一致するように 位相同期ループ56を制御する位相同期ループ制御回路 である。

【0086】また、64はデータ信号DATAの前回の 遷移時におけるクロック信号CLKとデータ信号DAT Aの位相誤差と、データ信号DATAの今回の遷移時に おけるクロック信号CLKとデータ信号DATAの位相 誤差との関係から、クロック信号CLKの周波数とデー タ信号DATAのピット転送周波数の誤差を推定する周 波数誤差推定回路である。

【0087】との周波数誤差推定回路64においては、 クロック信号CLKの位相0~2πは、図7及び表1に 示すように量子化される。以下、量子化された位相を量 子化位相、量子化位相で比較された位相誤差を量子化位 相誤差と言う。

[0088]

【表1】

40

クロック信号 $CLK$ の位相 $ heta$	量子化位相
$0 \le \theta < \pi/4$	1
$\pi/4 \le \theta < 2\pi/4$	2
$2\pi/4 \le \theta < 3\pi/4$	3
$3\pi/4 \le \theta < 4\pi/4$	4
$4\pi/4 \leq \theta < 5\pi/4$	5
$5\pi/4 \le \theta < 6\pi/4$	6 ·
$6\pi/4 \le \theta < 7\pi/4$	7
$7\pi/4 \le \theta < 8\pi/4$	8

【0089】また、周波数誤差推定回路64において、 65は遅延同期ループ(DLL)であり、この遅延同期 ループ65は、図7に示すように、クロック信号CLK の位相を8分割し、クロック信号CLKを、クロック信 号CLKと同相のクロック信号φ1を含む、π/4ずつ 位相を異にする8相のクロック信号φ1~φ8に多相化 20 力信号、/outは入力信号/inに対応した出力信 するものである。

【0090】との遅延同期ループ65は、図8に示すよ うに構成されており、クロック信号CLKはクロック信 号φ 1、クロック信号CLKを反転してなる反転クロッ ク信号/CLKはクロック信号φ5として扱われる。

【0091】また、図8中、67はクロック信号CLK 及び反転クロック信号/CLKを遅延してクロック信号  $\phi 2$ 、 $\phi 6$  を得るための遅延セル、68 はクロック信号  $\phi$ 2、 $\phi$ 6を遅延してクロック信号 $\phi$ 3、 $\phi$ 7を得るた めの遅延セルである。

【0092】また、69はクロック信号ゆ3、ゆ7を遅 延してクロック信号 φ4、 φ8を得るための遅延セル、 7.0はクロック信号 48を遅延してクロック信号 41と である。

【0093】また、71は位相同期を取るべきクロック 信号φ1、φ9が入力される位相検出器(PD)、72 はチャージボンプ (CP)、73はループフィルタ (L F) である。

えば、図9に示すような遅延セルを使用することができ る。

【0095】図9中、75は遅延の対象となる信号in が入力される信号入力端子、76は信号 in と反転関係 にあり、かつ、遅延の対象となる信号/inが入力され る反転信号入力端子である。

【0096】この遅延セルを、例えば、図8に示す初段 の遅延セル67に使用する場合には、信号入力端子75 にクロック信号CLKを入力し、反転信号入力端子76 に反転クロック信号/CLKを入力する。

14

【0097】また、77は遅延部であり、78は遅延制 御電圧VCが入力される遅延制御電圧入力端子、79は 遅延制御電圧VCと反転関係にある反転遅延制御電圧/ VCが入力される反転遅延制御電圧入力端子、80、8 1はエンハンスメント形のMES FET、82~84 は抵抗である。

【0098】この遅延セルを図8に示す遅延セル67~ 70に使用する場合には、遅延制御電圧入力端子78に はループフィルタ73の非反転出力電圧を入力し、反転 10 遅延制御電圧入力端子79にはループフィルタ73の反 転出力電圧を入力する。

【0099】また、85はパッファ部であり、86はソ ースホロア部、87は差動増幅部、88は出力部であ

【0100】また、89~95はデプレッション形のM. ES FET、96~101はエンハンスメント形のM ES FET、102、103は抵抗、104、105 はダイオードである。

【0101】また、outは入力信号inに対応した出 号、outdは出力信号outをダイオード104でシ フトしてなる出力信号、/outdは出力信号/out. をダイオード105でシフトしてなる出力信号である。 【0102】この遅延セルを、例えば、図8に示す遅延 セル67に使用する場合には、出力信号0 u t としてク ロック信号φ2を得ることができ、出力信号/outと してクロック信号 φ6を得ることができる。

【0103】また、遅延同期ループ65は、図10に示 すように構成することもでき、この例では、クロック信 30 号CLKはクロック信号 φ1として扱われる。

【0104】また、図10中、107はクロック信号C LKを遅延してクロック信号 φ2を得るための遅延セ. ル、108はクロック信号 φ2を遅延してクロック信号 φ3を得るための遅延セルである。

【0105】また、109はクロック信号ゆ3を遅延し てクロック信号 4 を得るための遅延セル、110はク ロック信号 φ4 を遅延してクロック信号 φ5 を得るため の遅延セルである。

【0094】ここに、遅延セル67~70としては、例 40 てクロック信号φ5を得るためのインバータ、112は クロック信号 φ2を反転してクロック信号 φ6を得るた めのインバータである。

> 【0107】また、113はクロック信号の3を反転し てクロック信号φ7を得るためのインバータ、114は クロック信号 4を反転してクロック信号 48を得るた めのインバータである。

【0108】また、115は遅延セル110から出力さ れるクロック信号 φ5を反転してクロック信号 φ1と位 相同期させるクロック信号φ9を得るためのインバータ 50 である。

【0109】また、116は位相同期を取るべきクロッ ク信号φ1、φ9が入力される位相検出器 (PD)、1 17はチャージボンプ (CP)、118はループフィル タ(LF)である。

【0110】また、図5において、120はデータ信号 DATAのHレベルからLレベルへの遷移時におけるク ロック信号φ1~φ8のレベルをラッチすることによっ て、データ信号DATAのHレベルからLレベルへの遷 . 移時におけるクロック信号CLKとデータ信号DATA との量子化位相誤差 $\Delta \beta_{n-1}$ を記憶するネガティブ・エ ッジ型のラッチ回路である。

【0111】また、121はデータ信号DATAのLレ ベルからHレベルへの遷移時におけるクロック信号 4 1 ~ φ8のレベルをラッチすることによって、データ信号 DATAのLレベルからHレベルへの遷移時におけるク\* \*ロック信号CLKとデータ信号DATAとの量子化位相 誤差Δβ<sub>1-8</sub>を記憶するポジティブ・エッジ型のラッチ 回路である。

【0112】図11は、これらラッチ回路120、12 1をより詳しく示す図であり、これらラッチ回路12 0、121においては、データ入力端子D1~D8に は、それぞれ、クロック信号 φ1~φ8が入力され、同 期入力端子Cには、データ信号DATAが入力される。 【0113】この結果、データ信号DATAのHレベル 10 からLレベルへの遷移時におけるクロック信号CLKと データ信号DATAとの量子化位相誤差 $\Delta \beta_{n-1}$ と、ラ ッチ回路120の正相出力Q1~Q8との関係は、表2 に示すようになる。

[0114]

【表2】

量子化位相誤差		ラッ	チ回	路 1 :	2 0 σ	正相	出力	
Δ <i>β</i> H-L	Q1	Q2	QЗ	Q4	Q5	Q6	Q7	Q8
1	Н	L	L,	L	٦	Н	H	Н
2	Н	Ξ	L	L	L.	L	Н	Н
3	Н	H	Ξ	L	٦	L	L	Н
4	Н	I	H	Н	L	L	·L	r
5	L	Н	Η	Н	Н	L	L	L
. 6	L	L	н	Н	Τ	I	L	L
7 .	L	L	L	H	r	Ι	Н	L
8	L	L	L	٦	H	I	Н	Н

【0115】また、データ信号DATAのLレベルから Hレベルへの遷移時におけるクロック信号CLKとデー タ信号DATAとの量子化位相誤差Δβι-μと、ラッチ 回路121の正相出力Q1~Q8との関係は、表3に示※30

※すようになる。 [0116] 【表3】

量子化位相誤差		ラッ	チ回	路1	210	正相	出力	
Δ <i>β</i> L-H	Q1	022	СЗ	Q4	Q5	Q6	<b>Q</b> 7	Q8
1	Н	L	L	L	L	Н	Н	Н
2	Н	Н	٦	L	١	L	Н	Η
3	Н	H	H	L	۱	L	L	I
4	Н	Н	н	Н	٦	L	L	L
5	L	Н	Н	Н	I	L	L	L
6	L	L	Н	Н	н	Н	L	L
7	L	L	L	Н	Ή	Н	Н	L
8	Ĺ	L	L	L	Ξ	Н	Н	Н

【0117】また、図5において、122はラッチ回路 120、121の正相出力Q1~Q8をデコードして、 クロック信号CLKの周波数がデータ信号DATAのビ ット転送周波数を超過していることを示す周波数超過信 号S+又はクロック信号CLKの周波数がデータ信号D ATAのビット転送周波数に対して不足していることを 示す周波数不足信号 S - を周波数誤差推定信号として出 力する周波数過不足信号出力回路である。

【0118】この周波数過不足信号出力回路122は、

図12に示すように構成されており、図12中、124 はラッチ回路120の正相出力Q1~Q8をデコードし て、データ信号DATAのHレベルからLレベルへの選 移時におけるクロック信号CLKとデータ信号DATA との量子化位相誤差 △ β , \_ 、 を示す量子化位相誤差信号 X1~X8を出力するデコーダである。

【0119】また、125はラッチ回路121の正相出 カQ1~Q8をデコードし、データ信号DATAのLレ 50 ベルからHレベルへの遷移時におけるクロック信号CL

17

Kとデータ信号DATAとの量子化位相誤差 $\Delta \beta_{L-n}$ を示す量子化位相誤差信号Y $1\sim$ Y8を出力するデコーダである。

【0120】また、126はデコーダ124、125から出力される量子化位相誤差信号 $X1\sim X8$ 、 $Y1\sim Y8$ をデコードして、データ信号DATAの前回の遷移時におけるクロック信号CLKとデータ信号DATAとの量子化位相誤差 $\Delta\beta$ 。」と、データ信号DATAの今回の遷移時におけるクロック信号CLKとデータ信号DATAの一の遷移時におけるクロック信号CLKとデータ信号DATAとの量子化位相誤差 $\Delta\beta$ 。との関係から、周波数超過信号S+及び周波数不足信号S-を出力するデコーダである。

\*【0121】 これらデコーダ124~126のうち、デコーダ124、125は、図13に示すように構成されており、図13中、128~143はL能動入力端子を有するAND回路である。

【0122】 CCに、ラッチ回路120の正相出力Q1~Q8と量子化位相誤差信号X1~X8との関係は表4に示すようになり、したがって、量子化位相誤差 $\Delta \beta$ <sub> $\mu-1$ </sub>と量子化位相誤差信号X1~X8との関係は、表5に示すようになる。

[0123]

【表4】

=	ラッラ		各1	2 0	の正	相出	カ	量子化位相誤差信号							
Q1	02	အ	<b>Q</b> 4	Q5	<b>Q6</b>	Q7	Q8	X1	X2	хз	X4	X5	Х6	X7	X8
Н	۲	L	L	۲	Ξ	Ŧ	Н	H	L	L	L	L	L	L	L
Н	Ι	L	L	L		Ι	Η	L	Η	۲	۲	L	L	L	L
Н	Ι	Η	٦	۲	L		Ι	L	4	I	L	L	L	L	L
Н	Н	Η	Ξ	L	<del>ا</del> ۔	۲	L		اـ	٦	Ξ	L	L	٦	L
L	H	Η	Η	Ι	ند	٦	٦	۲	L	L	L	Н	L	۲	L
L	٦	H	Н	Ι	Ι	ш	الـ	ا ـ	J	L	L	L	Н	L	L
L	L	L	Ή	Ξ	I	Ξ	٦	۲	٦	г	۲	L	L	Ξ	L
L	L	٦	Г	Η	Η	Н	Η	L	L	L	L	L	L	L	Н

[0124]

【表5】

量子化位相誤差	量子化位相誤差信号										
<b>∆</b> \$ H− L	X1	<b>X</b> 2	ХЗ	X4	X5	X6	<b>X</b> 7	ХB			
1	Н	L	L	L	ند	_	۲	۲			
2	L	I	Г	Г	L	L	٦	۲			
3	L	L	·H	L	L.	L	٦	٦			
4	۲	٦	L	Ι	L	L.	۲	۲			
5	٦	۲	ند	Ļ	ıΗ	Ĺ	L	۲			
6	٦	۲	۲	L	L.	Н	L	L			
7	L	L	L	L	L	L	Н	L			
8	L	L	L	L	L	L	L	Н			

※【0125】とれに対して、ラッチ回路121の正相出力 $Q1\sim Q8$ と、量子化位相誤差信号 $Y1\sim Y8$ との関係は、表6に示すようになり、したがって、また、量子化位相誤差 $\Delta \beta_{L-n}$ と、量子化位相誤差信号 $Y1\sim Y8$ との関係は、表7に示すようになる。

[0126]

30 【表6】

=	) y f	F 🗇 🖁	各 1	2 1	の正	相出	カ	量子化位相誤差信号								
Q1	Q2	СЗ	ď	<b>Q</b> 5	<b>Q</b> 6	<b>Q</b> 7	Q8	Y1	Y2	<b>Y3</b>	<b>Y</b> 4	<b>Y</b> 5	Y6	Y7	<b>8</b> Y	
Н	L	۲	J	۲	Н	I	I	Ι	L	L	L	L	ᆸ	L	L	
Н	Н	J	ناـ	L	L	Ι	Ι	اد	Ξ	۳	٦	L	П	L.	L	
Н	Н	Н	الد	اد	L	اد	Ι	٦.	┙	Ξ	L	L	L	L	L	
Н	Н	н	Н	L	٦	٦	٦	٦	٦	L	Ξ	L	۲	L	L	
L	Н	Ξ	$ \mathbf{r} $	Ι	۲	ب	٦	L	۲	٦	L	Н	٦	L	L	
L	L	Н	Ι	Η	Ξ	۲	L	L	۲	L	L	L	Н	L	L.	
L	L	٦	Ξ	Ξ	Ξ	Ι	L	L	L	L	L	L	L	Н	L	
L	7	٦	L	Η	Н	Ι	н	L	L	Г	L	L	L	L	Н	

【0127】 【表7】

量子化位相誤差	量子化位相膜差信号										
Δβ∟+н	Y1	Y2	<b>Y</b> 3	<b>Y4</b>	Y5	Υ6	<b>Y</b> 7	Y8			
1	Н	L	۲	L	L	L	L	L			
2	L	Н	ب	L	L	L	L	٦			
3	L	L	Ξ	L	۲	L	L	L			
4	L	L	L	H	۲	L	L	L			
5	L	L	4	٦	Ξ	٦	۲	۲			
6	L	L	۲	۲	L	Н	L.	L			
7	L	L	L	٦	L	L	H	L			
8	L	L	L	L	L	L	L	Η			

【0128】また、デコーダ126は、図14に示すよ うに構成されており、図14中、145~160はOR\* \*回路、161~176はAND回路、177、178は OR回路、179~182はAND回路、183、18 4はOR回路である。

【0129】ととに、表8は、データ信号DATAのH レベルからLレベルへの遷移時におけるクロック信号C  $LK & E F - タ信号DATA & E の量子化位相誤差<math>\Delta B_{H-1}$ を前回の量子化位相誤差Δβ<sub>-1</sub>とし、データ信号DA TAのLレベルからHレベルへの遷移時におけるクロッ ク信号CLKとデータ信号DATAとの量子化位相誤差 10  $\Delta \beta_{1-1}$ を今回の量子化位相誤差 $\Delta \beta_{0}$ とする場合のデコ

ーダ126の機能を示す機能表である。

[0130]

【表8】

DATA	CLK Δβη-ι Δβη-1								0 8 回路 177 の出・	0 8 回路 178 の出・	周波数超過信号	周波数不足信号
Δβn	. 1	2	3	4	5	6	7	8	カ.	カ	S+	S-
	1	2	3	4	5	6	7	8	٦	L	L	L
	. 2	9	4	5	6	7	8	1	Н	L	L	H
	3	4	5	6	7	8	7	2	Ξ	٦	L	H
Δ β n-1	4	5	6	7	8	1	2	3	Ξ	Ĺ	Ļ	Ι
	5	ω	7	8	1	2	3	4	L	r	Γ	L
	6	7	8	1	2	3	4	5	اد	H	Η	L
	. 7	8	1	2	3	4	5	6	٦	Н	н	L
L	8	1	2	3	4	5	6	7	L	н	Н	L

ベルからHレベルへの遷移時におけるクロック信号CL Kとデータ信号DATAとの量子化位相誤差 $\Delta\beta$ \_- B前回の量子化位相誤差Δβ<sub>8-1</sub>とし、データ信号DAT AのHレベルからLレベルへの遷移時におけるクロック※

【0131】また、表9は、データ信号DATAのLレ 30※信号CLKとデータ信号DATAとの量子化位相誤差△  $\beta_{n-1}$ を今回の量子化位相誤差 $\Delta \beta_n$ とする場合のデコー ダ126の機能を示す機能表である。

[0132]

【表9】

DATA		# 8L-14 8n-1		_		3 H-L	<del></del>		0月回路177の出	OR回路178	周波数超過信号	周波数不足信号
Δβn	1	2	3	4	5	6	7	8	カ	カ	S+	S-
	1	2	3	4	5	6	7	æ	٦	نا	٦	L
	2	3	4	5	6	7	8	-	H	اد	٦	Н
	3	4	5	6	7	8	1	2	Н	٦	L	Н
Δ β n-1	4	5	6	7	8	1	2	3	H	L	L	Н
]	5	6	7	8	1	2	3	4	٦	L	٦	L
	6	7	8	1	2	თ	4	5	٦	Н	Н	L
1	7	8	1	2	3	4	5	6	٦	Н	Н	L
	8	1	2	3	4	5	6	7	L	Н	Н	L

【0133】このように、周波数誤差推定回路64によ れば、サイクルスリップを待たずに、クロック信号CL Kの周波数とデータ信号DATAのピット転送周波数と の誤差を推定することができるので、周波数誤差検出の 高速化を図ることができる。

【0134】また、図5において、186はローパスフ ィルタ(LPF)であり、クロック信号CLKの周波数 を上げるためのアップ信号UPf又はクロック信号CL Kの周波数を下げるためのダウン信号 DWN fを出力す るものである。

【0135】このローパスフィルタ186は、図15に 示すように構成されており、図15中、188は非反転 出力端子及び反転出力端子を有する完全差動増幅器、1 89、190は抵抗、191、192はキャパシタであ

【0136】また、図5において、194はロック状態 を検出するロック検出回路であり、図16は、このロッ ク検出回路194の第1構成例に示す回路図である。

【0137】図16中、196は量子化位相誤差信号X 1、X8、Y1、Y8をOR処理するOR回路、197 は抵抗、198は定電流源、199は差動増幅回路、2 00はキャパシタ、201はインバータ、UNLOCK はアンロック状態を示すアンロック信号、LOCKはロ ック状態を示すロック信号である。

【0138】この第1構成例のロック検出回路194に おいては、量子化位相誤差信号X1、X8、Y1、Y8 が同時にしレベルとなる場合が頻繁に起こる場合には、 アンロック状態と判断される。

【0139】との場合、ノード202のレベル=Lレベ ル、差動増幅回路199の出力=Hレベル、アンロック 30 信号UNLOCK=Hレベル、ロック信号LOCK=L レベルとなる。

【0140】とれに対して、量子化位相誤差信号X1、 X8、Y1、Y8のいずれかが頻繁にHレベルとなる場 合には、ロック状態と判断される。

【0141】この場合、ノード202のレベル=Hレベ ル、差動増幅回路199の出力=Lレベル、アンロック 信号UNLOCK=Lレベル、ロック信号LOCK=H レベルとなる。

【0142】また、図17は、ロック検出回路194の 40 ータである。 第2構成例を示す回路図であり、図17中、2041~ 204。はOR回路、205,~205。はAND回路、 206はOR回路、207はインバータである。

【0143】との第2構成例のロック検出回路194で は、量子化位相誤差信号X,≠1、Y,及びY,,,≠1 (但し、i = 1、2、3、4)、量子化位相誤差信号X 。≠1、Y。及びY。-₄≠1(但し、k=5、6、7、 8) の場合には、アンロック状態と判断される。

【0144】この場合、AND回路205,~205<sub>8</sub>の 出力=Lレベル、OR回路206の出力=Lレベル、即 50 波数不足信号S-が頻繁にLレベルとなる場合には、ロ

ち、アンロック信号UNLOCK=Hレベル、ロック信 号しOCK=Lレベルとなる。

【0145】とれに対して、量子化位相誤差信号X1= 1、Y1又はY5=1の場合、又は、量子化位相誤差信 号X2=1、Y2又はY6=1の場合、又は、・・・、 量子化位相誤差信号X8=1、Y8又はY4=1の場合 には、ロック状態と判断される。

【0146】Cの場合、AND回路205,~205,の いずれか又は全部の出力=Hレベル、OR回路206の 10 出力=Hレベル、即ち、アンロック信号UNLOCK= Lレベル、ロック信号LOCK=Hレベルとなる。

【0147】また、図18は、ロック検出回路194の 第3構成例を示す回路図であり、図18中、209は周 波数超過信号S+が入力される周波数超過信号入力端 子、210は周波数不足信号S-が入力される周波数不 足信号入力端子、211、212は抵抗、213はキャ パシタ、214、215はインバータである。

【0148】この第3構成例のロック検出回路194に おいては、周波数超過信号S+又は周波数不足信号S-20 が頻繁にHレベルとなる場合には、アンロック状態と判

【0149】この場合、キャパシタ213は充電され、 インパータ214の入力= Hレベル、インパータ214 の出力= Lレベル、即ち、アンロック信号UNLOCK =Hレベル、ロック信号LOCK=Lレベルとなる。

【0150】とれに対して、周波数超過信号S+及び周 波数不足信号S-が頻繁にLレベルとなる場合には、ロ ック状態と判断される。

【0151】この場合には、キャパシタ213は抵抗2・ 11、212を介して放電され、インパータ214の入 カ= Lレベル、インバータ214の出力= Hレベル、即 ち、アンロック信号UNLOCK=Lレベル、ロック信 号LOCK=Hレベルとされる。

【0152】また、図19は、ロック検出回路194の 第4構成例を示す回路図であり、図19中、217は周 波数超過信号S+が入力される周波数超過信号入力端 子、218は周波数不足信号S-が入力される周波数不 足信号入力端子、219、220はダイオード、221 は抵抗、222はキャパシタ、223、224はインバ

【0153】この第4構成例のロック検出回路194に おいては、周波数超過信号S+又は周波数不足信号S-が頻繁にHレベルとなる場合には、アンロック状態と判 断される。

【0154】この場合、キャパシタ222は充電され、 インバータ223の入力=Hレベル、インバータ223 の出力=Lレベル、即ち、アンロック信号UNLOCK =Hレベル、ロック信号LOCK=Lレベルとなる。

【0155】とれに対して、周波数超過信号S+及び周

ック状態と判断される。

【0156】この場合には、キャパシタ222は抵抗2 21を介して放電され、インパータ223の入力=Lレ ベル、インバータ223の出力=Hレベル、即ち、アン ロック信号UNLOCK=Lレベル、ロック信号LOC K=Hレベルとされる。

【0157】また、図5において、226はローパスフ ィルタ186から出力されるアップ信号UPfとロック 検出回路194から出力されるアンロック信号UNLO CKとをNAND処理するNAND回路、ME1はNA 10 ND回路226の出力信号である。

【0158】また、227はローパスフィルタ186か ら出力されるダウン信号DWNfとロック検出回路19 4から出力されるアンロック信号UNLOCKとをNA . ND処理するNAND回路、ME2はNAND回路22 7の出力信号である。

【0159】また、図5において、228はマルチプラ イング・チャージボンプ (MCP) であり、このマルチ プライング・チャージ・ポンプ228は、図20に示す ように構成されている。

【0160】図20中、230は出力端、231は出力 端230側へ電流を流し出すための電流流し出し回路、 232は出力端230側から電流を流し込むための電流 流し込み回路である。

【0161】また、電流流し出し回路231において、 233はポンプ部、234はポンプ部233に駆動電圧 VB1を供給する駆動電圧発生回路、/ME1はNAN D回路226の出力信号ME1を反転してなる信号、2 35はキャパシタである。

238はエンハンスメント形のMES FET、23 9、240はキャパシタである。

【0163】 Cとに、MES FET236は、ゲート をドレインに接続され、ドレインを駆動電圧発生回路2 34の出力端に接続され、ソース側からドレイン側に電 流が流れることを防止する逆流防止素子として機能する ようにされている。

[0164]また、MES FET237、238は、 ポンプ動作を行うトランジスタであり、MES FET 237は、ドレインをMES FET236のソースに 接続され、MES FET238は、ドレインをMES FET237のソースに接続され、ソースを出力端23 0に接続されている。

【0165】また、キャパシタ239は、一端をMES FET237のゲート及びドレインに接続され、他端 に位相検出器58から出力される反転アップ信号/UP が供給されるように構成されている。

【0166】また、キャパシタ240は、一端をMES FET238のゲート及びドレインに接続され、他端

されるように構成されている。

【0167】ととに、駆動電圧発生回路234は、図2 1に示すように構成されており、図21中、242は信 号ME1が入力される入力端子、243は信号/ME1 が入力される入力端子である。

【0168】また、244~250はデプレッション形 のMES FET、251~254はエンハンスメント 形のMES FET、255~258は抵抗、259は デプレッション形のMES FETからなるダイオード

【0169】 ここに、MES FET247、248及 び抵抗257からなる回路と、MES FET249、 250及び抵抗258からなる回路とは同一の回路構成 とされると共に、MES FET248のゲートには、 マルチプライング・チャージボンプ228の出力端23 Oの電圧CP-OUTがED加され、マルチプライング・ チャージポンプ228の出力端228の電圧CP-OU Tと、駆動電圧VB1とが同一電圧となるようにされて いる。

【0170】また、図20中、電流流し込み回路232 20 において、261はポンプ部であり、262はポンプ部 261に駆動電圧VB2を供給する駆動電圧発生同路 /ME2はNAND回路227の出力信号ME2を反転 してなる信号である。

【0171】また、ポンプ部261において、263~ 265はエンハンスメント形のMES FET、26 6、267はキャパシタである。

[0172] CCK, MES FET263, 264 は、ポンプ動作を行うトランジスタであり、MES F 【 $0\,1\,6\,2$ 】また、ポンプ部 $2\,3\,3$ において、 $2\,3\,6\,\sim$  30  $\mathrm{ET}\,2\,6\,3$ は、ソースを駆動電圧発生回路 $2\,6\,2\,0$ 出力 端に接続され、MES FET264は、ソースをME S FET263.のドレインに接続されている。

> 【0173】また、MES FET265は、ソースを MES FET264のドレインに接続され、ゲートを ドレインに接続され、ドレインを出力端230に接続さ れ、ソース側からドレイン側に電流が流れることを防止 する逆流防止素子として機能するようにされている。

【0174】また、キャパシタ266は、一端をMES FET263のゲート及びドレインに接続され、他端 40 に位相検出器58から出力されるダウン信号DWNが供 給されるように構成されている。

【0175】また、キャパシタ267は、一端をMES FET264のゲート及びドレインに接続され、他端 に位相検出器58から出力される反転ダウン信号/DW Nが供給されるように構成されている。

【0176】また、駆動電圧発生回路262において、 268~270はデプレッション形のMES FET. 271はエンハンスメント形のMES FETであり、 MESFET268のゲートには、マルチプライング・ に位相検出器58から出力されるアップ信号UPが供給 50 チャージボンブ228の出力端230の電圧CP-OU Tが印加され、マルチプライング・チャージポンプ228の出力端230の電圧CP-OUTと、駆動電圧VB2とが同一電圧となるようにされている。

【0177】 ことに、とのマルチプライング・チャージボンプ228において、信号ME1=Hレベル、信号/ME1=Lレベル、信号/ME1=Lレベルの場合、即ち、アンロック信号UNLOCK=Hレベル(アンロック状態)で、アップ信号UPf=Lレベル、ダウン信号DWNf=Lレベルの場合、又は、アンロック信号UNLOCK=Lレベル(ロック状態)の場合、駆動電圧発 10生回路234においては、MESFET244=ON、MESFET245 4のゲート=Lレベル、MESFET254=OFFとなり、MESFET247~250及び抵抗257、258からなる回路は、MESFET246、254からなる前段の回路と切り離され、駆動電圧VB1は、電源電圧VDDの1/2とされる。

【0178】また、駆動電圧発生回路262においては、MES FET271=OFFとなり、駆動電圧VB2は、電源電圧VDDの1/2とされる。

【0179】これに対して、信号ME1=Lレベル、信号/ME1=Hレベル、信号/ME2=Lレベルの場合、即ち、アンロック信号UNLOCK=Hレベル(アンロック状態)で、アップ信号UPf=Hレベル、ダウン信号DWNf=Lレベルの場合には、駆動電圧発生回路234においては、MESFET244=OFF、MESFET245=ON、MESFET254のゲート=Hレベル、MESFET254=ONとなり、MESFET250のソース電圧は上昇する。

【0180】 この結果、この駆動電圧発生回路234か 30 加算した電圧値となる。 5出力される駆動電圧VB1は、電源電圧VDDの1/ 【0187】 その後、7 2以上になり、マルチプライング・チャージポンプ22 ウン信号DWN f = H L 8の出力端230の電圧CP-OUTも上昇する。 信号CLKの周波数が5

【0181】なお、駆動電圧発生回路262においては、MES FET271=OFFとされ、駆動電圧VB2は、マルチプライング・チャージポンプ228の出力端230の電圧CP-OUTと同一の電圧となるように制御される。

【0182】また、信号ME1=Hレベル、信号/ME1=Lレベル、信号/ME2=Hレベルの場合、即ち、アンロック信号UNLOCK=Hレベル(アンロック状態)で、アップ信号UPf=Lレベル、ダウン信号DWNf=Hレベルの場合には、駆動電圧発生回路262においては、MESFET271=ONとなり、この駆動電圧発生回路262から出力される駆動電圧VB2は、電源電圧VDDの1/2よりも低い電圧に下がり、この結果、マルチプライング・チャージボンプ228の出力端230の電圧CP-OUTは下降する。

【0183】なお、駆動電圧発生回路234において von が流れ込むが、この場合、出力端230の電圧CPは、MES FET244=ON、MES FET245 50 -OUTは、信号ME1=Hレベル、信号ME2=Hレ

= OFF、MES FET 2 5 4 のゲート= Lレベル、MESFET 2 5 4 = OFFとなり、MES FET 2 4 7~2 5 0 及び抵抗 2 5 7、2 5 8 からなる回路は、MES FET 2 4 6、2 5 4 からなる前段の回路と切り離され、駆動電圧 V B 1 は、マルチプライング・チャージボンプ 2 2 8 の出力端 2 3 0 の電圧 C P - O U T と同一の電圧となるように制御される。

【0184】 ことに、図22はマルチプライング・チャージボンプ228の動作を説明するためのタイムチャートであり、図22Aはアンロック信号UNLOCK、図22Bはアップ信号UPf及びダウン信号DWNf、図22Cはアップ信号UP、図22Dはダウン信号DWN、図22Eは出力端230側に流れ出る電流iop、図22Fは出力端230側から流れ込む電流iopx、図2Gはデータ信号DATAを示している。

【0185】Cとに、アンロック信号UNLOCK=Hレベル(アンロック状態)、アップ信号UPf=Hレベル、ダウン信号DWNf=Lレベルの場合、即ち、クロック信号CLKの周波数がデータ信号DATAのピット転送周波数よりも低い場合には、駆動電圧発生回路234から出力される駆動電圧VB1は上昇し、出力端230の電圧CP-OUTは上昇する。

【0186】この状態で、アップ信号UPがHレベルになると、MES FET238がポンプ動作を行い、電流流し出し回路231側から出力端230に電流 $i_{up}$ が流れ出るが、この場合、出力端230の電圧CP-OUTは、信号ME1=Hレベル、信号ME2=Hレベルの場合における電圧値に、この電流 $i_{up}$ による電圧上昇分と、アップ信号UPf=Hレベルによる電圧上昇分とを加算した電圧値となる。

【0187】その後、アップ信号UP f = Lレベル、ダウン信号DWN f = Hレベルになると、即ち、クロック信号CLKの周波数がデータ信号DATAのピット転送周波数よりも低くなると、駆動電圧発生回路262から出力される駆動電圧VB2は下降し、出力端230の電圧CP-OUTは下降する。

【0188】との状態で、アップ信号UPがHレベルになると、MES FET238がポンプ動作を行い、電流流し出し回路231側から出力端230に電流iunが流れ出るが、との場合、出力端230の電圧CP-OUTは、信号ME1=Hレベル、信号ME2=Hレベルの場合における電圧値に、電流iunによる電圧上昇分と、アップ信号UPf=Hレベルによる電圧上昇分とを加算した電圧値から、ダウン信号DWNf=Hレベルによる電圧下降分を減算した電圧値となる。

【0189】この状態で、ダウン信号DWNがHレベルになると、MES FET263がポンプ動作を行い、出力端230側から電流流し込み回路232側に電流ioonが流れ込むが、この場合、出力端230の電圧CPーOUTは、信号MF1=Hレベル、信号MF2=Hレベル、信号MF2=Hレベル、信号MF2=Hレベル

ベルの場合における電圧値から、電流ipunによる電圧 下降分と、ダウン信号DWNf=Hレベルによる電圧下 降分とを減算した電圧値となる。

【0190】その後、アンロック信号UNLOCK=L レベル(ロック状態)となると、即ち、クロック信号C LKの周波数がデータ信号DATAのビット転送周波数 に一致ないし略一致の状態になると、駆動電圧発生回路 262から出力される駆動電圧VB2は、信号ME1= Hレベル、信号ME2=Hレベルの場合における電圧値

【0191】との状態で、ダウン信号DWNがHレベル になると、MES FET263がポンプ動作を行い、 出力端230側から電流流し込み回路232側に電流 i ownが流れ込むが、この場合、出力端230の電圧CP -OUTは、信号ME1=Hレベル、信号ME2=Hレ ベルの場合における電圧値から、電流inunによる電圧 下降分を減算した電圧値となる。

【0192】 ここに、このマルチプライング・チャージ ポンプ228によれば、チャージボンブ駆動信号に必要 なパルス幅は、キャパシタ239、240、266、2 20 67により決定されるので、チャージポンプ駆動信号の パルス幅をデータ信号DATAから生成したワンショッ トパルスにより決定することを不要とし、データ信号D ATAの高速化に対応することができる。

【0193】また、このマルチプライング・チャージボ ンプ228によれば、駆動電圧VB1、VB2は、出力 端230の電圧CP-OUTと同一電圧になるように制 御されるので、出力インピーダンスを高めることがで き、電源ノイズの影響の低減化を図ることができる。

【0194】このように構成された第1実施例のクロッ ク再生回路においては、データ信号DATAが入力され ると、位相検出器58においては、電圧制御発振器57 から出力されるクロック信号CLKとデータ信号DAT Aとの位相誤差が検出され、位相同期ループ56は、ク ロック信号CLKの位相をデータ信号DATAの位相に 同期させるように動作する。

【0195】との場合、位相同期ループ制御回路63で は、クロック信号CLKとデータ信号DATAとの位相 誤差が、サイクルステップを待たずに、データ信号DA TAの遷移でとに検出される。

【0196】そして、データ信号DATAの前回の遷移 時におけるクロック信号CLKとデータ信号との量子化 位相誤差△β 👢 と、データ信号 DATAの今回の遷移 時におけるクロック信号CLKとデータ信号DATAと の量子化位相誤差△β。との関係から、クロック信号C LKの周波数とデータ信号DATAのビット転送周波数 との誤差が推定され、クロック信号CLKの周波数が、 データ信号DATAのビット転送周波数に一致するよう にマルチプライング・チャージポンプ228が制御され る。

【0197】ととに、クロック信号CLKの周波数がデ ータ信号DATAのビット転送周波数よりも低い場合、 即ち、クロック信号CLKの周波数がデータ信号DAT Aのビット転送周波数に対して不足している場合には、 周波数不足信号S-=Hレベルにされる。

【0198】この結果、アップ信号UPf=Hレベルに され、マルチプライング・チャージボンプ228の出力 電圧CP-OUTが高められ、クロック信号CLKの周 波数が高められる。

【0199】とれに対して、クロック信号CLKの周波 10 数がデータ信号DATAのビット転送周波数よりも高い 場合、即ち、クロック信号CLKの周波数がデータ信号 DATAのビット転送周波数よりも超過している場合に は、周波数不足信号S+=Hレベルにされる。

【0200】との結果、ダウン信号DWNf=Hレベル にされ、マルチプライング・チャージポンプ228の出 力電圧CP-OUTが低められ、クロック信号CLKの 周波数が低められる。

【0201】そして、クロック信号CLKの周波数がデ ータ信号DATAのビット転送周波数に一致又は近い周 波数になると、ロック検出回路194から出力されるU NLOCK信号=Lレベルとされ、位相同期ループ56 は、位相同期ループ制御回路63に制御されず、位相同 期動作を継続させる。

【0202】このように、この第1実施例のクロック再 生回路によれば、サイクルスリップを待たずに、クロッ ク信号CLKの周波数とデータ信号DATAのビット転 送周波数との誤差が推定され、クロック信号CLKの周 波数がデータ信号DATAのピット転送周波数に一致す 30 るように動作するので、位相検出器58のゲインを高め ることなく、即ち、タイミング・ジッタを増加させるこ となく、周波数の引き込みを高速化し、クロック信号再 生の高速化を図ることができる。

【0203】本発明のクロック再生回路の第2実施例・ ·図23~図28

図23は本発明のクロック再生回路の第2実施例の構成 を示す回路図であり、本実施例は、図5に示す第1実施 例のクロック再生回路が設ける位相同期ループ56と回 路構成の異なる位相同期ループ282を設け、その他に 40 ついては、図5に示す第1実施例のクロック再生回路と 同様に構成したものである。

【0204】との位相同期ループ282において、28 3は位相検出器 (PD)、284、285はマルチプラ イング・チャージボンプ (MCP)、286はループフ ィルタ(LF)、287は電圧制御発振器(VCO)で

【0205】ことに、位相検出器283は、図24に示 すように構成されており、図24中、289はポジティ ブ・エッジ型のラッチ回路であり、データ入力端子Dに 50 クロック信号CLKが入力され、同期入力端子Cにデー

タ信号DATAが入力されるように構成されている。

【0206】また、290はラッチ回路289の正相出 カQとデータ信号DATAとからダウン信号DWN1及 び反転ダウン信号/DWN1を生成する反転出力端子を 有するAND回路である。

【0207】また、291はラッチ回路289の逆相出 カ/Qとデータ信号DATAとからアップ信号UP1及 び反転アップ信号/UP1を生成する反転出力端子を有 するAND回路である。

【0208】 ととに、データ信号DATAがHレベルに 10 なった時点において、クロック信号CLKの位相がデー タ信号DATAよりも進んでいる場合には、ラッチ回路 289においては、正相出力Q=Hレベル、逆相出力/ Q=Lレベルとなる。

【0209】この結果、データ信号DATA=Hレベル にある間は、ダウン信号DWN1=Hレベル、反転ダウ ン信号/DWN1=Lレベル、アップ信号UP1=Lレ ベル、反転アップ信号/UP1=Hレベルとなる。

【0210】そして、その後、データ信号DATA=L レベルに反転すると、ダウン信号 DWN1 = Lレベル、 反転ダウン信号/DWN1=Hレベルとなり、アップ信 号UP1=Lレベル、反転アップ信号/UP1=Hレベ ルが維持される。

【0211】これに対して、データ信号DATAがHレ ベルになった時点において、クロック信号CLKの位相 がデータ信号DATAよりも遅れている場合には、ラッ チ回路289においては、正相出力Q=Lレベル、逆相 出力/Q=Hレベルとなる。

【0212】この結果、データ信号DATA=Hレベル にある間は、ダウン信号DWN1=Lレベル、反転ダウ 30 ン信号/DWN1=Hレベル、アップ信号UP1=Hレ ベル、反転アップ信号/UP1=Lレベルとなる。

【0213】そして、その後、データ信号DATA=L レベルに反転すると、ダウン信号DWN1=Lレベル、 反転ダウン信号/DWN1=Hレベルが維持され、アッ プ信号UP1=Lレベル、反転アップ信号/UP1=H レベルとなる。

【0214】また、292はポジティブ・エッジ型のラ ッチ回路であり、データ入力端子Dにクロック信号CL Kが入力され、同期入力端子Cに反転データ信号/DA 40 TAが入力される。

【0215】また、293はラッチ回路292の正相出 力Qと反転データ信号/DATAとからダウン信号DW N2及び反転ダウン信号/DWN2を生成する反転出力 端子を有するAND回路である。

【0216】また、294はラッチ回路292の逆相出 カ/Qと反転データ信号/DATAとからアップ信号U P2及び反転アップ信号/UP2を生成する反転出力端 子を有するAND回路である。

ベルになった時点において、クロック信号CLKの位相 がデータ信号DATAよりも進んでいる場合には、ラッ チ回路292においては、正相出力Q=Hレベル、逆相 出力/Q=Lレベルとなる。

【0218】この結果、反転データ信号/DATA=H レベルにある間は、ダウン信号DWN2=Hレベル、反 転ダウン信号/DWN2=Lレベル、アップ信号UP2 = L レベル、反転アップ信号/UP2=Hレベルとな る。

【0219】そして、その後、データ信号DATA=L レベルに反転すると、ダウン信号DWN2=Lレベル、 反転ダウン信号/DWN2=Hレベルとなり、アップ信 号UP2=Lレベル、反転アップ信号/UP2=Hレベ ルが維持される。

【0220】 これに対して、 反転データ信号/DATA がHレベルになった時点において、クロック信号CLK の位相がデータ信号DATAよりも遅れている場合に は、ラッチ回路292においては、正相出力Q=Lレベ ル、逆相出力/Q=Hレベルとなる。

【0221】この結果、反転データ信号/DATA=H レベルにある間は、ダウン信号DWN2=Lレベル、反 転ダウン信号/DWN2=Hレベル、アップ信号UP2 =Hレベル、反転アップ信号/UP2=Lレベルとな

【0222】そして、その後、反転データ信号/DAT A=Lレベルに反転すると、ダウン信号DWN2=Lレ ベル、反転ダウン信号/DWN2=Hレベルが維持さ れ、アップ信号UP2=Lレベル、反転アップ信号/U P2=Hレベルとなる。

【0223】即ち、ラッチ回路289及びAND回路2 90、291からなる回路と、ラッチ回路292及びA ND回路293、294からなる回路とは、相補的な動 作を行うことになる。

【0224】また、マルチプライング・チャージポンプ 284、285は、図25に示すように構成されてお り、マルチプライング・チャージポンプ284におい て、296は出力端、297はポンプ部、298はポン プ部297に駆動電圧VB3を供給する駆動電圧発生回 路、299はキャパシタである。

【0225】また、ポンプ部297において、300~ 305はエンハンスメント形のMES FET、306 ~309はキャパシタである。

【0226】 ここに、 MES FET300は、 ゲート をドレインに接続され、ドレインを駆動電圧発生回路2 98の出力端に接続され、ソース側からドレイン側に電 流が流れることを防止する逆流防止素子として機能する ようにされている。

【0227】また、MES FET301、302は、 出力端296側に電流を流し出すためのポンプ動作を行 【0217】ここに、反転データ信号/DATAがHレ 50 うトランジスタであり、MES FET301は、ドレ

(17)

インをMES FET300のソースに接続され、ME S FET302は、ドレインをMES FET301の ソースに接続され、ソースを出力端296に接続されて いる。

【0228】また、キャパシタ306は、一端をMES FET301のゲート及びドレインに接続され、他端 に位相検出器283から出力される反転アップ信号/U P1が供給されるように構成されている。

【0229】また、キャパシタ307は、一端をMESFET302のゲート及びドレインに接続され、他端に位相検出器283から出力されるアップ信号UP1が供給されるように構成されている。

【0230】また、MES FET303、304は、出力端296側から電流を流し込むためのポンプ動作を行うトランジスタであり、MES FET303は、ソースを駆動電圧発生回路298の出力端に接続され、MES FET304は、ソースをMES FET303のドレインに接続されている。

【0231】また、MES FET305は、ソースをMES FET304のドレインに接続され、ゲートをドレインに接続され、ドレインを出力端296に接続され、ソース側からドレイン側に電流が流れることを防止する逆流防止素子として機能するようにされている。

【0232】また、キャパシタ308は、一端をMES FET303のゲート及びドレインに接続され、他端 に位相検出器283から出力されるダウン信号/DWN 1が供給されるように構成されている。

【0233】また、キャパシタ309は、一端をMES FET304のゲート及びドレインに接続され、他端 に位相検出器283から出力される反転ダウン信号/D 30 WN1が供給されるように構成されている。

【0234】また、マルチプライング・チャージボンプ285において、310は出力端、311はポンプ部、312はポンプ部311に駆動電圧VB4を供給する駆動電圧発生回路、313はキャバシタである。

【0235】また、ポンプ部311において、314~319はエンハンスメント形のMES FET、320~323はキャバシタである。

【0236】 ことに、MES FET314は、ゲートをドレインに接続され、ドレインを駆動電圧発生回路3 40 12の出力端に接続され、ソース側からドレイン側に電流が流れることを防止する逆流防止素子として機能するようにされている。

【0237】また、MES FET315、316は、出力端310側に電流を流し出すためのポンプ動作を行うトランジスタであり、MES FET315は、ドレインをMES FET314のソースに接続され、MES FET316は、ドレインをMES FET315のソースに接続され、ソースを出力端310に接続されている。

【0238】また、キャパシタ320は、一端をMES FET315のゲート及びドレインに接続され、他端 に位相検出器283から出力される反転ダウン信号/D WN2が供給されるように構成されている。

【0239】また、キャパシタ321は、一端をMESFET316のゲート及びドレインに接続され、他端に位相検出器283から出力されるダウン信号DWN2が供給されるように構成されている。

【0240】また、MES FET317、318は、 10 出力端310側から電流を流し込むためのポンプ動作を 行うトランジスタであり、MES FET317は、ソ ースを駆動電圧発生回路312の出力端に接続され、M ES FET318は、ソースをMES FET317の ドレインに接続されている。

【0241】また、MES FET319は、ソースをMES FET318のドレインに接続され、ゲートをドレインに接続され、ドレインを出力端310に接続され、ソース側からドレイン側に電流が流れることを防止する逆流防止素子として機能するようにされている。

【0242】また、キャパシタ322は、一端をMES FET317のゲート及びドレインに接続され、他端 に位相検出器283から出力されるアップ信号UP2が 供給されるように構成されている。

【0243】また、キャパシタ323は、一端をMES FET318をゲート及びドレインに接続され、他端 に位相検出器283から出力される反転アップ信号/U P2が供給されるように構成されている。

【0244】CCに、駆動電圧発生回路298は、図26に示すように構成されており、図26中、325~331はデブレッション形のMESFET、332~335はエンハンスメント形のMESFET、336~339は抵抗、340はデブレッション形のMESFETからなるダイオードである。

【0245】また、駆動電圧発生回路312は、図27に示すように構成されており、図27中、342~348はデプレッション形のMES FET、349~352はエンハンスメント形のMES FET、353~356は抵抗、357はデプレッション形のMES FETからなるダイオードである。

40 【0246】 これら駆動電圧発生回路298、312は、図21に示す駆動電圧発生回路234と同一の回路構成とされており、駆動電圧発生回路298においては、MESFET325、326にそれぞれ信号ME1、/ME1が入力され、MESFET329にマルチプライング・チャージボンプ284の出力端296の電圧CP-OUTが印加されるように構成されている。【0247】また、駆動電圧発生回路312においては、MESFET342、343にそれぞれ信号ME2、/ME2が入力され、MESFET346にマル50チプライング・チャージボンプ285の出力端296の

電圧/CP-OUTが印加されるように構成されてい

【0248】ここに、駆動電圧発生回路298において は、信号ME1=Hレベル、信号/ME1=Lレベルの 場合、即ち、アンロック信号UNLOCK=Hレベル (アンロック状態)で、アップ信号UPf=Lレベルの 場合、又は、アンロック信号UNLOCK=Lレベル (ロック状態) の場合には、MES FET325=O N, MES FET326 = OFF, MES FET33 5のゲート=Lレベル、MES FET335=OFF となり、MES FET328~331及び抵抗33 8、339からなる回路は、MES FET327、3 35からなる前段の回路と切り離され、駆動電圧VB3 は、電源電圧VDDの1/2とされる。

【0249】とれに対して、信号ME1=Lレベル、信 号/ME1=Hレベルの場合、即ち、アンロック信号U NLOCK=Hレベル (アンロック状態) で、アップ信 母UPf=Hレベルの場合には、MES FET325 =OFF, MES FET326=ON, MES FET 335のゲート=Hレベル、MES FET335=O Nとなり、MES FET331のソース電圧は上昇 し、駆動電圧VB3は電源電圧VDDの1/2よりも上 昇する。

【0250】また、駆動電圧発生回路312において は、信号ME2=Hレベル、信号/ME2=Lレベルの 場合、即ち、アンロック信号UNLOCK=Hレベル (アンロック状態) で、ダウン信号DWN f = L レベル の場合、又は、アンロック信号UNLOCK=Lレベル (ロック状態) の場合には、MES FET342=O N, MES FET343=OFF, MES FET35 2のゲート=Lレベル、MES FET352=OFF となり、MES FET345~348及び抵抗35 5、356からなる回路は、MES FET344、3 52からなる前段の回路と切り離され、駆動電圧VB4 は、電源電圧VDDの1/2とされる。

【0251】とれに対して、信号ME2=Lレベル、信 号/ME2=Hレベルの場合、即ち、アンロック信号U NLOCK=Hレベル(アンロック状態)で、ダウン信 号DWNf=Hレベルの場合には、MES FET34 2 = OFF, MES FET343=ON, MES FE 40 T352のゲート= Hレベル、MES FET352= ONとなり、MES FET348のソース電圧は上昇 し、駆動電圧VB4は電源電圧VDDの1/2よりも上 昇する。

【0252】ととに、図28は、マルチプライング・チ ャージポンプ284、285の動作を説明するためのタ イムチャートであり、図28Aはデータ信号DATA、 図28日はクロック信号CLK、図28Cはアップ信号 UP1、図28Dはアップ信号UP2、図28Eはダウ

8 Gはマルチプライング・チャージポンプ284の出力 電流 i 284、図28 Hはマルチプライング・チャージボ ンプ285の出力電流i,,,を示している。

【0253】即ち、データ信号DATAがLレベルから Hレベルに反転した場合において、クロック信号CLK の位相がデータ信号DATAよりも進んでいる場合に は、ダウン信号DWN1=Hレベル、反転ダウン信号/ DWN1=Lレベルとされ、MES FET303がポ ンプ動作を行い、出力端296側からマルチプライング ・チャージポンプ284に電流が流れ込み、出力端29 6の電圧CP-OUTは下降する。

【0254】また、データ信号DATAがHレベルから Lレベルに反転した場合(反転データ信号/DATAが LレベルからHレベルに反転した場合)において、クロ ック信号CLKの位相がデータ信号DATAよりも遅れ ている場合には、アップ信号UP2=Hレベル、反転ア ップ信号/UP2=Lレベルとされ、MES FET3 17がポンプ動作を行い、出力端310側からマルチプ ライング・チャージポンプ285に電流が流れ込み、出 20 力端310の電圧/CP-OUTは下降する。

【0255】また、データ信号DATAがLレベルから Hレベルに反転した場合において、クロック信号CLK の位相がデータ信号DATAよりも遅れている場合に は、アップ信号UP1=Hレベル、反転アップ信号/U・ P1=Lレベルとされ、MESFET302がポンプ動 作を行い、マルチプライング・チャージポンプ284か ら出力端296に電流が流れ出し、出力端296の電圧 CP-OUTは上昇する。

【0256】また、データ信号DATAがHレベルから 30 Lレベルに反転した場合(反転データ信号/DATAが LレベルからHレベルに反転した場合)において、クロ ック信号CLKの位相がデータ信号DATAよりも進ん でいる場合には、ダウン信号DWN2=Hレベル、反転 ダウン信号/DWN2=Lレベルとされ、MES FE T316がポンプ動作を行い、マルチプライング・チャ ージポンプ285から出力端310に電流が流れ出し、 出力端310の電圧/CP-OUTは上昇する。

【0257】また、ループフィルタ286は、図29に 示すように構成されており、図29中、359は完全差 動増幅器、360、361は抵抗、362、363はキ ャパシタ、VC、/VCは電圧制御発振器287に供給 すべき反転関係にある制御電圧である。

【0258】電圧制御発振器287は、このループフィ ルタ286から出力される制御電圧VC、/VCに応じ た周波数のクロック信号CLKを出力するように構成さ

【0259】ととに、マルチプライング・チャージポン プ284の出力端296の電圧CP-OUTが上昇し、 又は、マルチプライング・チャージポンプ285の出力 ン信号DWN1、図28Fはダウン信号DWN2、図2 50 端310の電圧/CP-OUTが下降する場合には、制 御電圧VCが上昇し、制御電圧/VCが下降する。

【0260】これに対して、マルチプライング・チャー ジボンプ284の出力端296の電圧CP-OUTが下 降し、又は、マルチプライング・チャージポンプ285 の出力端310の電圧/CP-OUTが上昇する場合に は、制御電圧VCが下降し、制御電圧/VCが上昇す

【0261】とのように構成された第2実施例のクロッ ク再生回路においては、データ信号DATAが入力され ると、位相検出器283においては、電圧制御発振器2 10 87から出力されるクロック信号CLKとデータ信号D ATAとの位相誤差が検出され、位相同期ループ282 は、クロック信号CLKの位相をデータ信号DATAの 位相に同期させるように動作する。

【0262】との場合、位相同期ループ制御回路63で は、クロック信号CLKとデータ信号DATAとの位相 誤差が、サイクルステップを待たずに、データ信号DA TAの遷移でとに検出される。

【0263】そして、データ信号DATAの前回の遷移 位相誤差 A B ... と、データ信号 DATAの今回の遷移 時におけるクロック信号CLKとデータ信号DATAと の量子化位相誤差△β、との関係から、クロック信号C LKの周波数とデータ信号DATAのビット転送周波数 との誤差が推定され、クロック信号CLKの周波数が、 データ信号DATAのビット転送周波数に一致するよう にマルチプライング・チャージポンプ284、285が 制御される。

【0264】ここに、クロック信号CLKの周波数がデー ータ信号DATAのビット転送周波数よりも低い場合、 即ち、クロック信号CLKの周波数がデータ信号DAT Aのビット転送周波数に対して不足している場合には、 周波数不足信号S-=Hレベルにされる。

【0265】との結果、アップ信号UPf=Hレベルに され、マルチプライング・チャージポンプ284の出力 電圧CP-OUTが高められ、制御電圧VCが高めら れ、制御電圧/VCが低められ、クロック信号CLKの 周波数が高められる。

【0266】これに対して、クロック信号CLKの周波 数がデータ信号DATAのビット転送周波数よりも高い 40 周波数誤差推定回路378を設け、その他については、 場合、即ち、クロック信号CLKの周波数がデータ信号 DATAのビット転送周波数よりも超過している場合に は、周波数不足信号S+=Hレベルにされる。

【0267】 この結果、ダウン信号 DWN f = Hレベル にされ、マルチプライング・チャージポンプ285の出 力電圧/CP-OUTが高められ、制御電圧VCが低め られ、制御電圧/VCが高められ、クロック信号CLK の周波数が低められる。

【0268】そして、クロック信号CLKの周波数がデ ータ信号DATAのビット転送周波数に一致又は近い周 50 ク再生回路においては、データ信号DATAが入力され

波数になると、ロック検出回路194から出力されるU NLOCK信号=Lレベルとされ、位相同期ループ28 2は、位相同期ループ制御回路63に制御されず、位相 同期動作を継続させる。

36

【0269】このように、この第2実施例のクロック再 生回路によれば、サイクルスリップを待たずに、クロッ ク信号CLKの周波数とデータ信号DATAのビット転 送周波数との誤差が推定され、クロック信号CLKの周 波数がデータ信号DATAのビット転送周波数に一致す るように動作するので、位相検出器283のゲインを高 める必要がなく、即ち、タイミング・ジッタを増加させ ることなく、周波数の引き込みを高速化し、クロック信 号再生の高速化を図ることができる。

【0270】本発明のクロック再生回路の第3実施例: ·図30、図31

図30は本発明のクロック再生回路の第3実施例の構成 を示す回路図であり、図30中、365は位相同期ルー プ、366は位相同期ループ制御回路である。

【0271】ととに、位相同期ループ365は、図5に 時におけるクロック信号CLKとデータ信号との量子化 20 示す電圧制御発振器 5 7 と回路構成の異なる電圧制御発 振器367を設け、その他については、図5に示す位相 同期ループ56と同様に構成したものである。

> 【0272】この電圧制御発振器367は図31に示す。 ように構成されており、図31中、369~372はリ ングオシレータを構成する遅延セルであり、遅延セル3 69からクロック信号φ1、φ5が出力され、遅延セル 370からクロック信号 φ2、φ6が出力され、遅延セ ル371からクロック信号φ3、φ7が出力され、遅延 セル372からクロック信号の4、の8が出力されるよ 30 うに構成されている。

【0273】また、373はクロック信号の5を反転し て、クロック信号 φ1と同期させるべきクロック信号 φ 9を出力するインバータ、374はクロック信号 φ1、 φ9が入力される位相検出器 (PD)、375はチャー ジボンプ(CP)、376はループフィルタ(LF)で あり、このループフィルタ376の出力電圧により遅延 セル369~372の遅延時間が制御される。

【0274】また、位相同期ループ制御回路366は、 図5に示す周波数誤差推定回路64と回路構成の異なる 図5に示す位相同期ループ制御回路63と同様に構成し たものである。

【0275】との周波数誤差推定回路378は、図5に しめす遅延同期ループ65を設けず、電圧制御発振器3 67から出力されるクロック信号の1~の8を使用する ようにしたものであり、図5に示す遅延同期ループ65 を設けない点を除き、図5に示す周波数誤差推定回路6 4と同様に構成したものである。

【0276】このように構成された第3実施例のクロッ

ると、位相検出器58においては、電圧制御発振器36 7から出力されるクロック信号CLKとデータ信号DA TAとの位相誤差が検出され、位相同期ループ365 は、クロック信号CLKの位相をデータ信号DATAの 位相に同期させるように動作する。

【0277】との場合、位相同期ループ制御回路366 では、クロック信号CLKとデータ信号DATAとの位 相誤差が、サイクルステップを待たずに、データ信号D ATAの遷移ごとに検出される。

【0278】そして、データ信号DATAの前回の遷移 10 時におけるクロック信号CLKとデータ信号との量子化 位相誤差 $\Delta \beta_{n-1}$ と、データ信号DATAの今回の遷移 時におけるクロック信号CLKとデータ信号DATAと の量子化位相誤差AB との関係から、クロック信号C LKの周波数とデータ信号DATAのビット転送周波数 との誤差が推定され、クロック信号CLKの周波数が、 データ信号DATAのビット転送周波数に一致するよう に位相同期ループ365が制御される。

【0279】ととに、クロック信号CLKの周波数がデ ータ信号DATAのピット転送周波数よりも低い場合、 即ち、クロック信号CLKの周波数がデータ信号DAT Aのビット転送周波数に対して不足している場合には、 周波数不足信号S-=Hレベルにされる。

【0280】との結果、アップ信号UPf=Hレベルに され、マルチプライング・チャージポンプ228の出力 電圧CP-OUTが高められ、クロック信号CLKの周 波数が高められる。

·【0281】とれに対して、クロック信号CLKの周波 数がデータ信号DATAのビット転送周波数よりも高い 場合、即ち、クロック信号CLKの周波数がデータ信号 30 B5、VB6を供給する駆動電圧発生回路である。 DATAのビット転送周波数よりも超過している場合に は、周波数不足信号S+=Hレベルにされる。

【0282】との結果、ダウン信号DWNf=Hレベル にされ、マルチプライング・チャージポンプ228の出 力電圧CP-OUTが低められ、クロック信号CLKの 周波数が低められる。

【0283】そして、クロック信号CLKの周波数がデ ータ信号DATAのビット転送周波数に一致又は近い周 波数になると、ロック検出回路194から出力されるU NLOCK信号= Lレベルとされ、位相同期ループ36 40 5は、位相同期ループ制御回路366に制御されず、位 相同期動作を継続させる。

【0284】このように、この第3実施例のクロック再 生回路によれば、サイクルスリップを待たずに、クロッ ク信号CLKの周波数とデータ信号DATAのビット転 送周波数との誤差が推定され、クロック信号CLKの周 波数がデータ信号DATAのビット転送周波数に一致す るように動作するので、位相検出器374のゲインを高 める必要がなく、即ち、タイミング・ジッタを増加させ

号再生の高速化を図ることができる。

【0285】本発明のクロック再生回路の第4実施例・

図32は本発明のクロック再生回路の第4実施例の構成 を示す回路図であり、図32中、380は位相同期ルー プ、381は位相同期ループ380を制御する位相同期 ループ制御回路である。

【0286】ととに、位相同期ループ380は、図5に 示すマルチプライング・チャージポンプ228と回路構 成の異なるマルチプライング・チャージポンプ382を 設け、その他については、図5に示す位相同期ループ5 6と同様に構成したものである。

【0287】また、位相同期ループ制御回路381は、 図5に示すロック検出回路194、NAND回路22 6、227及びローパスフィルタ186を設けず、この 代わりに、図5に示すローパスフィルタ186と回路構 成の異なるローパスフィルタ(LPF)383、384 を設け、その他については、図5に示す位相同期ループ。 制御回路63と同様に構成したものである。

【0288】 ここに、ローパスフィルタ383、384 及びマルチプライング・チャージボンプ382は、図3 3に示すように構成されている。

【0289】ローパスフィルタ383、384におい て、386、387は完全差動増幅器、388、389 は抵抗、390、391はキャパシタである。

【0290】また、マルチプライング・チャージポンプ 382において、392は出力端、393、394は掛 算器(例えば、ギルバート・セル)、395はポンプ部 であり、396、397はポンプ部395に駆動電圧V

【0291】また、ポンプ部395において、398~ 403はエンハンスメント形のMES FET、404 . ~407はキャパシタである。

【0292】 ととに、MES FET398は、ゲート をドレインに接続され、ドレインを駆動電圧発生回路3 96の出力端に接続され、ソース側からドレイン側に電 流が流れることを防止する逆流防止素子として機能する ようにされている。

[0293] \*\* MES FET399, 400 tt. 出力端392側に電流を流し出すためのポンプ動作を行 うトランジスタであり、MES FET399は、ドレ インをMES FET398のソースに接続され、ME S FET400は、ドレインをMES FET399の ソースに接続され、ソースを出力端392に接続されて いる。

【0294】また、キャパシタ404は、一端をMES FET399のゲート及びドレインに接続され、他端 に掛算器394から出力される反転アップ信号/UPB が供給されるように構成されている。

ることなく、周波数の引き込みを高速化し、クロック信 50 【0295】また、キャパシタ405は、一端をMES

FET400のゲート及びドレインに接続され、他端 に掛算器394から出力されるアップ信号UPBが供給 されるように構成されている。

【0296】また、MES FET401、402は、 出力端392側から電流を流し込むためのポンプ動作を 行うトランジスタであり、MES FET401は、ソ ースを駆動電圧発生回路397の出力端に接続され、M ES FET402は、ソースをMES FET401の ドレインに接続されている。

【0297】また、MES FET403は、ソースを MES FET402のドレインに接続され、ゲートを ドレインに接続され、ドレインを出力端392に接続さ れ、ソース側からドレイン側に電流が流れることを防止 する逆流防止素子として機能するようにされている。 【0298】また、キャパシタ406は、一端をMES

FET401のゲート及びドレインに接続され、他端 に掛算器393から出力されるダウン信号DWN Bが供 給されるように構成されている。

【0299】また、キャパシタ407は、一端をMES FET402のゲート及びドレインに接続され、他端 に掛算器393から出力される反転ダウン信号/DWN Bが供給されるように構成されている。

【0300】また、駆動電圧発生回路396、397に おいて、408~411はデプレッション形のMES FETであり、これら駆動電圧発生回路396、397 は、駆動電圧VB5、VB6が出力端392の電圧CP -OUTと同一電圧となるように動作するものである。 【0301】ととに、周波数超過信号S+=Lレベル、 周波数不足信号S-=Lレベルの場合には、ダウン信号 DWNf = Hレベル、反転ダウン信号/DWNf = Lレ 30ベル、アップ信号UP=Hレベル、反転アップ信号/U P=Lレベルとなり、掛算器393は、ダウン信号DW Nf及び反転ダウン信号/DWNfに対して非活性状 態、掛算器394は、アップ信号UP及び反転アップ信 号/UP=に対して非活性状態となる。

【0302】との場合において、ダウン信号DWN=H レベル、反転ダウン信号/DWN=Lレベルになると、 掛算器393から出力されるダウン信号DWNB=Hレ ベルになり、MES FET402がポンプ動作を行 い、出力端392側からMESFET403側に電流が 40 流れ込む。

【0303】また、ダウン信号DWN及び反転ダウン信 号/DWNが交互にHレベルになると、ダウン信号DW NB及び反転ダウン信号/DWNBが交互にHレベルに なり、MES FET401、402が交互にポンプ動 作を行い、出力端392側からMES FET403側 に電流が流れ込む。

【0304】また、アップ信号UP=Hレベル、反転ア ップ信号/UP=Lレベルになると、掛算器394から 出力されるアップ信号 $oxtup{UPB}$ が $oxtup{H}$ レベルになり、 $oxtup{MES}$ 50 の量子化位相誤差 $oldsymbol{\Delta}oldsymbol{eta}_{a}$ との関係から、クロック信号 $oxtup{C}$ 

FET400がポンプ動作を行い、MES FET40 0側から出力端392側に電流が流れ出す。

【0305】また、アップ信号UP及び反転アップ信号 /UPが交互にHレベルになると、アップ信号UPB及 び反転アップ信号/UPBが交互にHレベルになり、M ESFET400、399が交互にポンプ動作を行い、 MES FET400側から出力端392側に電流が流

【0306】また、周波数超過信号S+=Hレベル、周 波数不足信号S-=Lレベルの場合、ダウン信号DWN  $f = L \nu \wedge \nu$ 、反転ダウン信号 $/DWNf = H \nu \wedge \nu$ アップ信号UP=Hレベル、反転アップ信号/UP=L レベルとなり、掛算器393は、ダウン信号DWNf及 び反転ダウン信号/DWNfに対して活性状態、掛算器 394は、アップ信号UP及び反転アップ信号/UPに 対して非活性状態となる。

【0307】との場合、ダウン信号DWN=Hレベルに なると、ダウン信号 DWN f とダウン信号 DWN、及 び、反転ダウン信号/DWNfと反転ダウン信号/DW Nが掛け算され、出力端392からMES FET40 3側により多くの電流が流れ込む。

【0308】また、周波数超過信号S+=Lレベル、周 波数不足信号S-=Hレベルの場合には、ダウン信号D-WNf=Hレベル、反転ダウン信号/DWNf=Lレベー ル、アップ信号UP=Lレベル、反転アップ信号/UP =Hレベルとなり、掛算器393はダウン信号DWNf 及び反転ダウン信号/DWNfに対して非活性状態、掛 算器394はアップ信号UP及び反転アップ信号/UP に対して活性状態となる。

【0309】この場合、アップ信号UP=Hレベルにな ると、アップ信号UPfとアップ信号UP、及び、反転 アップ信号/UPfと反転アップ信号/UPが掛け算さ れ、MES FET400側から出力端392により多 くの電流が流れ出る。

【0310】とのように構成された第4実施例のクロッ ク再生回路においては、データ信号DATAが入力され ると、位相検出器58においては、電圧制御発振器57 から出力されるクロック信号CLKとデータ信号DAT Aとの位相誤差が検出され、位相同期ループ380は、 クロック信号CLKの位相をデータ信号DATAの位相 に同期させるように動作する。

【0311】との場合、位相同期ループ制御回路381 では、クロック信号CLKとデータ信号DATAとの位 相誤差が、サイクルステップを待たずに、データ信号D ATAの遷移ごとに検出される。

【0312】そして、データ信号DATAの前回の遷移 時におけるクロック信号CLKとデータ信号との量子化 位相誤差 Δβ - 1 と、データ信号 DATAの今回の遷移 時におけるクロック信号CLKとデータ信号DATAと

41

LKの周波数とデータ信号DATAのピット転送周波数との誤差が推定され、クロック信号CLKの周波数が、データ信号DATAのピット転送周波数に一致するように位相同期ループ380が制御される。

【0313】ここに、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数よりも低い場合、即ち、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数に対して不足している場合には、周波数不足信号Sー=Hレベルにされる。

【0314】との結果、アップ信号UPf=Hレベル、 反転アップ信号/UPf=Lレベルにされ、マルチブラ イング・チャージボンプ382の出力電圧CP-OUT が高められ、クロック信号CLKの周波数が高められ る。

【0315】これに対して、クロック信号CLKの周波数がデータ信号DATAのピット転送周波数よりも高い場合、即ち、クロック信号CLKの周波数がデータ信号DATAのピット転送周波数よりも超過している場合には、周波数不足信号S+=Hレベルにされる。

【0316】この結果、ダウン信号DWNf=Hレベル、反転ダウン信号/DWNf=Lレベルにされ、マルチプライング・チャージポンプ382の出力電圧CP-OUTが低められ、クロック信号CLKの周波数が低められる。

【0317】このように、この第4実施例のクロック再生回路によれば、サイクルスリップを待たずに、クロック信号CLKの周波数とデータ信号DATAのビット転送周波数との誤差が推定され、クロック信号CLKの周波数がデータ信号DATAのビット転送周波数に一致するように動作するので、位相検出器58のゲインを高める必要がなく、即ち、タイミング・ジッタを増加させることなく、周波数の引き込みを高速化し、クロック信号再生の高速化を図ることができる。

[0318]

#### 【発明の効果】

本発明のクロック再生回路・・図1

【0319】本発明の周波数誤差推定回路・・図2本発明の周波数誤差推定回路によれば、サイクルスリップを待たずに、クロック信号CLKの周波数と、データ信号DATAのビット転送周波数との誤差を推定することができるので、周波数誤差検出の高速化を図ることができ、これを、例えば、クロック再生回路に使用する場合には、周波数の引き込みを高速化し、クロック再生の50

高速化を図ることができる。

【0320】本発明の位相検出器・・図3

本発明の位相検出器によれば、電圧制御発振器の出力信号を入力信号でラッチしてなる信号と入力信号 INとを 論理積処理することにより、チャージボンブ駆動信号を 得ることができるように構成し、ワンショットバルス発生回路を必要としていないので、入力信号の高速化に対 応することができる。

【0321】本発明のチャージポンプ・・図4

10 本発明のチャージボンブによれば、チャージボンブ駆動信号に必要なパルス幅をキャパシタによって決定するように構成されているので、チャージボンブ駆動信号のパルス幅を入力信号から生成したワンショットパルスにより決定することを不要とし、入力信号の高速化に対応することができる。

【0322】また、本発明のチャージボンブによれば、 駆動電圧をチャージボンブの出力端の電圧と同一電圧に なるように制御する場合には、出力インピーダンスを高 めることができ、電源ノイズの影響の低減化を図ること 20 ができる。

【0323】また、本発明のチャージボンプを2個使用する場合には、相補的に駆動する回路構成が可能となり、電圧制御発振器の出力信号が電源ノイズの影響を受けないようにすることができる。

【図面の簡単な説明】

【図1】本発明のクロック再生回路の原理説明図である。

【図2】本発明の周波数誤差推定回路の原理説明図である。

0 【図3】本発明の位相検出器の原理説明図である。

【図4】本発明のチャージポンプの原理説明図である。

【図5】本発明のクロック再生回路の第1実施例の構成 を示す回路図である。

【図6】本発明のクロック再生回路の第1実施例が設ける位相同期ループを構成する位相検出器の構成を示す回路図である。

【図7】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける遅延同期ループの動作を説明するためのタイムチャートである

【図8】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける遅延同期ループの第1構成例を示す回路図である。

【図9】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける遅延同期ループを構成する遅延セルに使用することができる遅延セルの一例の構成を示す回路図である。

50 【図10】本発明のクロック再生回路の第1実施例が設

20

ける位相同期ループ制御回路を構成する周波数誤差推定 回路が設ける遅延同期ループの第2構成例を示す回路図 である。

【図11】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設けるラッチ回路を示す回路図である。

【図12】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける周波数過不足信号出力回路の構成を示す回路図である。

【図13】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける周波数過不足信号出力回路のデコーダのうち、位相誤差信号を出力するデコーダの構成を示す回路図である。

【図14】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成する周波数誤差推定回路が設ける周波数過不足信号出力回路のデコーダのうち、周波数過不足信号を出力するデコーダの構成を示す回路図である。

【図15】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成するローバスフィルタの構成を示す回路図である。

【図16】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成するロック検出回路の第1構成例を示す回路図である。

【図17】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成するロック検出回路の第2構成例を示す回路図である。

【図18】本発明のクロック再生回路の第1実施例が設 30 ける位相同期ループ制御回路を構成するロック検出回路 の第3構成例を示す回路図である。

【図19】本発明のクロック再生回路の第1実施例が設ける位相同期ループ制御回路を構成するロック検出回路の第4構成例を示す回路図である。

【図20】本発明のクロック再生回路の第1実施例が設ける位相同期ループを構成するマルチプライング・チャージボンプの構成を示す回路図である。

【図21】本発明のクロック再生回路の第1実施例が設ける位相同期ループを構成するマルチプライング・チャ 40 ージポンプが設ける駆動電圧発生回路の構成を示す回路 図である。

【図22】本発明のクロック再生回路の第1実施例が設ける位相同期ループを構成するマルチプライング・チャージボンプの動作を説明するためのタイムチャートであ

る。

【図23】本発明のクロック再生回路の第2実施例の構成を示す回路図である。

【図24】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成する位相検出器の構成を示す回路図である。

【図25】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成するマルチプライング・チャージボンプの構成を示す回路図である。

10 【図26】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成するマルチプライング・チャージボンブが設ける一方の駆動電圧発生回路の構成を示す回路図である。

【図27】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成するマルチプライング・チャージボンプが設ける他方の駆動電圧発生回路の構成を示す回路図である。

【図28】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成するマルチプライング・チャージボンプの動作を説明するためのタイムチャートである。

【図29】本発明のクロック再生回路の第2実施例が設ける位相同期ループを構成するループフィルタの構成を示す回路図である。

【図30】本発明のクロック再生回路の第3実施例の構成を示す回路図である。

【図31】本発明のクロック再生回路の第3実施例が設ける位相同期ループを構成する電圧制御発振器の構成を示す回路図である。

80 【図32】本発明のクロック再生回路の第4実施例の構成を示す回路図である。

【図33】本発明のクロック再生回路の第4実施例が設ける位相同期ループ制御回路を構成するローパスフィルタの構成及び位相同期ループを構成するマルチプライング・チャージボンプの構成を示す回路図である。

【図34】従来のクロック再生回路の一例の構成を示す 回路図である。

【図35】従来の位相検出器及びチャージボンブの一例 の構成を示す回路図である。

【符号の説明】

PD 位相検出器

CP チャージポンプ

LF ループフィルタ

LPF ローパスフィルタ

VCO 電圧制御発振器

【図1】 【図2】 【図6】 本発明のクロック再生回路の無理説明図 本発明の因波数観差推定回路の履理説明図 位相検出器58の構成を示す回路図 位相同期ループ 多相化回路 **剛波数誤差椎** ッチ国路 周波数誤差推定信号 vco DATA ラッチ回路 ·DATA C 位相同期ル-制御回路 DATA 【図3】 【図4】 本発明の位相検出器の原理説明図 本発明のチャージポンプの原理説明図 DWN 論理積固路 49B · UP 経動電圧 発生回路 43B 44A 44B 45A 45B -усь-опт 48B 48A 47B 47A 48 52A 52B 51<sup>J</sup> DWN **DWN** 【図5】 【図15】 本発明のクロック再生回路の第1 実施例の構成を示す回路図 ローパスフィルタ1 86の構成を示す回路図 C 56 PLL VCO 190 228 周波数過不足 信号出力回路 【図18】 227

UNLOCK

ロック検出回路194の第3構成例を示す回路図

210 212

ロック 検出回路


- 84 周波敦観差権定回路 - 63 位相周期ループ制御回路

【図7】

#### 【図8】

#### 選延問期ループ65の動作を説明するためのタイムチャート

#### 遅延同期ループ65の第1額成例を示す回路図




ラッチ回路120、121をより詳しく示す図

延

t



遅延セル67~70として使用することができる 遅延セルの一例の構成を示す回路図




D1 Q1 D2 O2 D3 Q3 D4 Q4 D5 Q5 周波数過不足信号出力回路 12へ Q6 D7 Q7 φ7 D8 Q8 DÁTA D1 Q1 D2 O2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 D8 CQ8 DATA


【図10】

遅延飼期ループ65の第2構成例を示す回路図

【図12】


周波数過不足信号出力回路122の構成を示す回路図






【図13】

デコーダ124、125の構成を示す回路図




【図16】

# ロック検出回路194の第1構成例を示す回路図




【図26】

#### 駆動電圧発生回路298の構成を示す回路図




#### 【図14】

#### デコーダ126の構成を示す回路図




【図19】

# ロック検出四路194の第4構成例を示す回路図



【図21】

### 駆動電圧発生回路234の構成を示す回路図




【図17】

【図20】

#### ロック検出回路194の第2構成例を示す回路図


#### マルチプライング・チャージポンプ228の構成を示す回路図




[図24]


#### 【図22】

#### 位相検出器283の構成を示す回路図






【図27】




【図23】

【図29】

#### 本発明のクロック再生回路の第2実施例の構成を示す回路図







【図25】

【図28】

#### マルチプライング・チャージポンプ 284、285の構成を示す回路図




マルチプライング・チャージポンプ284、285 の動作を説明するためのタイムチャート




【図31】

### 電圧制御発振器367の構成を示す回路図




【図30】

#### 本発明のクロック再生回路の第3宴館例の構成を示す回路図




【図32】

#### 本発明のクロック再生回路の第4 実施例の構成を示す回路図




【図34】

従来のクロック再生回路の一例の構成を示す回路図



【図35】

#### 従来の位相検出器及びチャージポンプの一例の構成を示す回路図



【図33】

ローパスフィルタ383、384及びマルチプライング・チャージポンプ382 の構成を示す国路図

